COURS TRAITEMENT NUMERIQUE DES SIGNAUX
Introduction au Traitement Numérique du Signal
Série Sciences et Technologie de Laboratoire PHYSIQUE DE
Baccalauréat STL France juin 2002 Physique de laboratoire et de
Sciences physiques et chimiques en laboratoire
SEMIOLOGIE TRAUMATOLOGIE
Module 7 : TRAUMATOLOGIE Urgences-santé
Guide pratique de traumatologie
TRAUMATOLOGIE
Guide pratique des urgences traumatologiques du membre

Next PDF List

Notes : EII2Traitement Numérique du SignalOlivier SENTIEYSsentieys@enssat.frhttp://lasti.enssat.fr/GroupeArchi/enseignements/TnsNotes : Digital signal processing(DSP) isa segment oftheIC industrywhereadvanceddigital andanalogtechnologies merge.

ThetypicalfunctionoftheDSP deviceisto performreal-timeprocessingofa digitizedanalogsignal, changingthatsignal usingarithmeticalgorithms, andthenpassing thesignal on.

Theprocessisverymath intensive andquitecomplicated. In fact, findingcompetentDSP designers andprogrammersisoftena challenge for manyDSP manufacturers.

2) Traitement Numérique du Signal(Digital Signal Processing)AnalogSignalProcessingDigitalSignalProcessingConverterTechnologyProvidestheBridgeA/DD/AAnalogorReal-WorldSignalsDigital orComputer-WorldSignals[ICE97]Video/Image/GraphicsAudio/Speech/Control100M10M1M100k10kHighData RateFclLowData RateNotes : 3Plan du coursI.

Introduction 1. Introduction, problématique, caractéristiques, solutions architecturales 2. Types de signaux 3. Applications typiques de TNS 4. Chaîne de traitement et problèmes temps réel II. Analyse des filtres numériques 1. Spécification, classification, représentation 2. Analyse fréquentielle 3. Structures des filtres RII et RIF III. Transformées en TNS 1. TFD, convolution linéaire 2. TFR : Transformée de Fourier Rapide Notes : 4Plan du cours (suite)IV. Quantification 1. Formats de codage 2. Quantification 3. Effets de la quantification en TNS V. Synthèse des filtres numériques RII 1. Invariance Impulsionnelle2. Transformation Bilinéaire VI. Synthèse des filtres numériques RIF 1. Introduction 2. Filtres à Phase Linéaire 3. Méthode du Fenêtrage 4. Echantillonnage en Fréquence Notes : 5Plan du cours (fin)VII.

Analyse spectrale 1.Effets de la troncature2.Caractéristiques des fenêtres3.Influence sur l'analyseVIII.

Systèmes multi-cadences1. Définition2. Décimation3. InterpolationIX. Processeurs de Traitement du Signal 1. Architecture de base 2. Principales familles 3. Problèmes d'implantation en virgule fixeNotes : 6I.

1) IntroductionChaîne de TNSCAPTEURabcdefProcesseurNumériqueE/BACTIONNEURConvertisseurN / AConvertisseurA / NActionNumériquetA (v)(a)tB (v)(b)tE (v)(e)tF (v)(f)t(c)0.20.30.50.50.4t(d)0.30.30.20.30.

4) ImagePixelsCaractéristiqueDataNotes : 7I.1 Traitement Numérique du Signal•Avantages-Pas de dérive : température, vieillissement, valeur des composants-Précision : garantie par le nombre de bits-Souplesse : plusieurs tâches simultanées possibles-Prédiction : simulation sur ordinateur-Prototypes : changements par modifications du logiciel-Performances : pas de distorsion de phase, filtrage adaptatif-Intégration : progrès des systèmes VLSI (DSP, ASIC, )•Inconvénients-Coût :élevé pour des réalisations simples-Vitesse : bande passante large = vitesse de calcul élevé-Complexité : réalisation à la fois matérielle et logicielNotes : 8Quelles applications ?•A la Maison-Télévision à la demande, Télévision Satellite, Jeu Vidéo et Réalité Virtuelle, Electroménager, Réseaux, -DVD, HDTV, CD, DAB•Au Bureau -Vidéoconférence, Fax, Modems, Pagers, -Réseaux rapides, Sans-fil-ATM, ISDN, PBX, ADSL•Sur la route-Téléphone cellulaires, Commande vocale, Radar et Sonar, GPS et traceur de route, Fax/Modems sans-fil, Automobile, Systèmes de l'âge de l'information = fusion entre Calculateur-Télécommunications-ConsommateurNotes : 9Glossaire du TNS•Saisie, acquisition, conversion (A/N, N/A), codage•Filtrage, FIR, IIR, convolution rapide, filtres spéciaux•Représentation, modélisation, analyse spectrale, transformées•Compression, approximation, extrapolation, codage de source, réduction de débit•Modulation, codage de canal, protection contre les erreurs, cryptage, garantique•Détection, réception optimale, démodulation, décodage, correction•Estimation, paramétrique, estimation d'onde ou d'état, filtrage, prédiction, lissage•Analyse de système, modèles de canaux, milieux de propagation•Amélioration, réduction de bruit, annulation d'écho, compensation, égalisation•Déconvolution, imagerie, résolution, détection de source, restauration•Classification, reconnaissance, signatures•Apprentissage, estimation séquentielle, adaptation, poursuite•Analyse temps fréquence, non stationnarité, estimation de délais, de phase•Traitement multi-fréquences, décimation, interpolation, filtrages en sous bandes•Arithmétique bit fini, quantification, dépassement, virgule fixe, flottante, bruits de calcul, sensibilité des coefficients.•Architecture des systèmes, DSP, ASIC, mémoireNotes : 10Domaines d'application•Communicationhomme machine, synthèse, transformation texte-parole et inverse, reconnaissance de parole, identification et vérification du locuteur•Télécommunications, codage et restauration de la parole, courrier vocal, télécopie, audionumérique (CD, DAB), TV numérique, compression et transmission d'images, cryptage et protection, transmission de données, télé informatique, annulation d'écho, codage à débit réduit, télé et visioconférence, téléphonie cellulaire, •Défense, systèmes d'armes, surveillance, guidage, navigation•Biophysique, génie biomédical, EEG, ECG, radiographie, tomographie, scintigraphie, gammagraphie, échographie, aide aux handicapés, •Acoustique, aérienne, sous-marine, sonar, ultrasons, nuisances•Géophysique, sismique, de surface, océanographique, télédétection•Electromagnétisme, radar, radionavigation, optique, astrophysique•Automobileinjection électronique, ABS, positionnement global, commande d'assiette adaptative•Musique, numérique, MIDI, échantillonneurs (sampleurs), synthétiseurs, mélangeurs, réverbération et écho, effets spéciaux, filtrage, enregistrement(DAT)•Instrumentation, capteurs, métrologie, analyse spectrale, génération de signaux, analyses de transitoires, DPLL•Graphisme et imagerie, rotation 3D, vision, reconnaissance de formes, restauration d'images, stations de travail, animation, cartographieNotes : 11e(t)0010Ts(t)AlgorithmeTfex. s(n) = max(moy(e), s(n-1))I.

1) Introduction2.Système de TNS : définition •Systèmes DSP exécutent algorithmes temps réel sur des signaux numériques-Signaux numériques : quantité mesurable, échantillonnée, quantifiée, encodée, vecteur multi-dimensionnel-Flot de Données-Temps Réel•Temps de l'exécution de l'algorithme Tex guidé par acquisition I/O•Période d'échantillonnage T•Période des sorties Tf (frameperiod) > Tex•Ni plus vite ni plus lentement (Not Faster not slower)Notes : 12I.

1) Introduction3.Caractéristiques des algorithmes•Quantité importante de donnéesscalaires, vectorielles, matricielles, multidimensionnellesopérations I/O intensives par DMA•Charge de calcul importantemultiplications-accumulations (convolution)multiplications-additions (FFT, DCT, adaptation, distances, )•Virgule Fixe ou Flottanteproblèmes liés à la quantification !!!•Calculs d'adressage complexesbit-reverse ou similaire (FFT), vieillissement des données, •Boucles de traitement courtesles instructions peuvent être placées en internepas besoin de grande taille de cache (données ou instructions)Notes : 13Fonctions typiques de TS•Convolution, filtragey = y + x.h : MAC•Adaptationyn= yn-1+ x.h : MAD•FFT, multiplication complexexr=xr.wr-xi.wi; xi=xr.wi+xi.wr•Viterbia1 = x1 + x2; a2 = y1 + y2; y = (a1>a2) ? a1 : a2 : ACSNotes : 14I.

1) Introduction4.Solutions architecturales•Processeurs programmables du commerce-Processeurs généraux RISC, VLIW, Superscalaire-Processeurs de Traitement du Signal (DSP) Conventionnel, VLIW-Processeurs Multimédia-Microcontrôleurs •Processeurs programmables "maison"(ASIP)-De type DSP ou µCtrl•Processeurs et logique reconfigurables-FPGA enfouis, Processeur reconfigurable•Coprocesseurs ASICNotes : 15Exemple : GSMA/DspeechdecoderchanneldecodermodulatorIF upcD/AA/DspeechcoderchannelcodermodulatorIF upcD/Asynchronisationuser interface / controlRF0110 1010 Coprocessor, HardwareDSP, ASIP, ASPµControllerEnviron équivalant à 60 MIPSNotes : A typicaldata pathof a RISC architecture isshown. Itincludesa registerfile withsource anddestination latches, an ALU (arithmeticandlogicunit) anda programcounter(PC). A RISC processormayalsohave additionalregistersfor data andinstruction addressingor othercontrol realtedfunctions.Most RISC designs use the sameALU to computebothalgebraicoperationsandmemoryaddressesfor loadandstore operations. The justification for sucha design isthatbecause duringloadandstore operationsthe ALU isnot busy, suchan implementationdoesnot cause anyperformance penalty.[Bhaskaran95]16REGISTERFILEALUPCADDRESSREGISTERMEM.

DATAREGISTERMUXMEMORY DATA BUSMEMORY ADDRESS BUSCode example:multiply& accumulater2 = r2 + #imm* r1mov#imm,r3mulr1,r3addr3,r2Þ3 instructions, >3 cycles d'horlogeArchitecture Von Neumann•Les processeurs RISCNotes : 17FIR sur machine Von Neumann•Problèmes-Bande passante avec la mémoire-Code pour le contrôle et la gestion de l'adressage-Multiplication lenteloop:mov*r0,x0mov*r1,x1mpyx0,y0,aadda,bmovy0,*r2incr0incr1incr2decctrtstctrjnzloopData PathMemoryExécution en 15 à 20 cyclesNotes : Thefigure shows theblock diagramofa typicalDSP core.

Ithasa Harvard architecture, i.e., separatedata andinstruction busses andseparateinstruction anddata memories, a processingunit, twodata memorieswirhtheirownaddressgenerationunits(AGUs), a programcontroller, andprogrammemory. Theprocessingunit includesa parallelmultiplier, an ALU, accumulators, andregisters.18Architecture HarvardMULTIPLIERALUREGISTERSACCUMULATORSAGU-AAGU-BPROGRAMCONTROLPROGRAMRAM/ROMDATARAM-ADATARAM-BPROGRAM ADDRESS BUSDATA ADDRESS BUSPROGRAM DATA BUSDATA BUS -ADATA BUS -BAddressGenerationProcessingUnitNotes : TheMAC operationisusefulin DSP calculationssuchas thedot vectorproductusedfor digital filtering. Thedot product, derivedby summingtheproductsofvectorelementpairs, isefficientlycalculatedwithrepeatedMAC operations. To achievea single-cycleMAC, DSP processorsintegratea multiplier andaccumulatorintothemain data pathoftheprocessor(seefigure). In addition to allowseriesofMAC opsto proceedwithoutthepossibilkityofarithmeticoverflow, DSPsgenerallyprovideextra bits in theaccumulatort accommodatethebit growthoftheresult.A second featuresharedby DSP processorsistheabilityto completeseveralaccessesto memoryin a single instruction cycle.

This allowstheprocessorto fetchan instruction whilesimultaneouslyfetchingoperandsand/or storingtheresultofa previousinstruction to memory.

For example, in calculatingthevectordot producto~ thesamplevectorandcoefficient vectorfor an FIR filtep, almostDSP processorsare able to performa MAC whilesimultaneouslyloadingthedata sampleandcoefficient for thenextMAC.

In general, suchsingle-cyclemultiple memoryaccessesare subjectto manyrestrictions.

Typically, allbut oneofthememorylocations accessedmust resideon-chip, andmultiple memoryaccessescanonlytakeplace withcertain instructions.

To support simultaneousaccessofmultiple memorylocations, DSP processorsprovidemultiple on-chipbusses, multi-portedon-chipmemories, andin somecases multiple independentmemorybanks.A thirdfeatureoftenusedto speed arithmeticprocessingon DSP processorsisoneor more dedicatedaddressgenerationunits.

Once theappropriateaddressingregistershave beenconfigured, theaddressgenerationunit operatesin thebackground (i.e, withoutusingthemain data pathoftheprocessor), fonningtheaddressesrequiredfor operandaccessesin parallelwiththeexecutionofarithmeticinstructions.

In contrast, genera1-pur~ose processorsoftenrequircextra cycles to generatetheaddressesneededto loadoperands.

DSP processoraddressgenerationunitstypicallysupport a selectionoladdressingmodes tailoredto DSP applications.

Themostcommonoftheseisregister-indirectadressingwithpost-increment, whichisusedin situations wherea repetitivecomputation isperformedon a seriesofdata storedsequentiallyin memory.

Modulo addressingisoftensupported, to simplifytheu,,~e ofcircularbuffersSomeprocessorsalsosupport bit-reversedaddressing, whicheasesthetaskofinterpretingtheresultsofcertain fastFourier transform(FFT ) algorithms.19Architecture HarvardX0X1Y0Y1MultiplierA (56)B (56)Shifter(-1, 0, +1)Shifter/Limiter(-1, 0, +1)ALUOperandRegistersAccumulatorsDATA BUS -ADATA BUS -B24242424242424245656565656Notes : Because manyDSP algorithmsinvolveperformingrepetitivecomputations, mostDSP processorsprovidespecialsupport for efficient looping.

Often, a specialloopor repeatinstruction isprovidewhichallowsthe programmer to implementa for-nextloopwithoutexpendinganyinstruction cycles for updatingandtestingthe loopcounteror branchingback to the top of the loop.Finally, to allowlow-cost, high-performanceinput andoutput, mostDSP processorsincorporateOne Or more serial or parallelI/O interfaces, andspecializedI/O handlingmechanismssuchas low-overheadinterruptsanddirect memoryaccess(DMA) to allowdata transfersto proceedwithlittleor no intervention fromthe restof the processor.In somecases, system designers maypreferto use a g