[PDF] Unité centrale de traitement Unité 9

View - Download Unité centrale de traitement Unité 9

Previous PDF

Next PDF

1©Pierre Marchand, 2001280

Objectifs :

À la fin de cette unité, vous connaîtrez le fonctionnement de l'unité centrale de traitement d'un ordinateur. Pour y arriver, vous devrez atteindre les objectifs suivants : -décrire les différentes composantes d'une unité centrale de traitement et leur rôle : unité de commande, séquenceur, unité arithmétique et logique, compteur ordinal, registre d'instruction, horloge;

-décrire la structure d'une instruction de niveau machine;Unité 9: Unité centrale de traitement©Pierre Marchand, 20012818.1 Architecture

L'unité centrale de traitement (UCT) ou processeur central (CPU) est l'élément moteur de l'ordinateur qui interprète et exécute les instructions du programme situées en mémoire centrale. L'ensemble CPU + mémoire centrale constitue l'Unité Centrale. L'UCT est composé de l'Unité arithmétique et logique (UAL) et de l'Unité de commande ou de contrôle. L'UAL effectue les opérations arithmétiques et logiques. L'Unité de commande dirige le fonctionnement de toutes les autres unités : UAL, mémoire, entrées / sorties, etc., en leur fournissant les signaux de cadence et de commande.Unité 9: Unité centrale de traitement

2©Pierre Marchand, 2001282

8.1 Architecture

Les différentes unités sont interconnectées par des systèmes de câblage transportant des signaux électriques. Pour éviter de relier chaque unité à chacune des autres, on fait usage de lignes exploitées en commun. On appelle bus ces ensembles de lignes.

On peut distinguer trois bus différents :

• Bus d'adresses, par exemple, A0 à A31 • Bus de données, par exemple, D0 à D31 • Bus de contrôle, par exemple, R/W, Un bus peut être utilisé par toutes les unités qui y sont connectées, mais jamais par plus de deux unités en même temps. Ceci pose des problèmes d'attente et d'arbitrage (contention) lors des requêtes

d'utilisation.Unité 9: Unité centrale de traitement©Pierre Marchand, 20012838.1 Architecture

Unité 9: Unité centrale de traitement

Bus de cacheBus localBus mémoireCPU

Cache niveau 2Pont

PCIMémoire

centrale

Bus PCIDisque

IDEAdaptateur

graphique Moni- teurSCSIUSBSouris Cla- vierModem Carte de sonImpri- manteBus ISAPont ISA

3©Pierre Marchand, 20012848.2 Unité de commande

Cette unité comporte

• Le compteur ordinal CO • Le registre d'instruction RI • Le décodeur de code opération • Le séquenceur • L'horloge

RA = registre d 'adresses

RM = registre motUnité 9: Unité centrale de traitementMémoireBus de donnéesBus d'adressesRMRA CO

HorlogeSéquenceurRI

DécodeurR/W

©Pierre Marchand, 20012858.2 Unité de commande Les impulsions générés par l'horloge à intervalles réguliers détermi- nent le temps de cycle de la machine. L'exécution d'une instruction prend généralement plus d'un cycle, car une instruction comporte généralement : •le temps de chargement de l'instruction (fetch), •le temps de décodage de l'instruction, •le temps de chargement des opérandes et de calcul de leur adresse effective, •le temps d'exécution proprement dit. •le temps d'écriture du résultat (writeback). En utilisant un pipeline, il est quand même possible d'émettre une instruction par cycle si toutes ces opérations peuvent être effectuées en parallèle.Unité 9: Unité centrale de traitement

4©Pierre Marchand, 2001286

8.2 Unité de commande

Étapes d'un cycle de recherche d'instruction (fetch) : • Transfert de l'adresse de la nouvelle instruction de CO à RA. La génération d'une impulsion de lecture par l'unité de commande provoque le transfert de l'instruction cherchée vers RM qui fonctionne comme registre tampon pour tous les échanges avec la mémoire. • Transfert de l'instruction dans RI. Instruction = code opération + adresse opérande L'adressage de l'opérande peut demander le calcul de l'adresse effective, ce qui consomme des cycles machine. Pendant que l'adresse de l'opérande est envoyée à RA, le code opération est transmis au décodeur qui détermine le type d'opération demandée et le transmet au séquenceur.

• Le CO est incrémenté en vue du cycle de recherche suivant.Unité 9: Unité centrale de traitement©Pierre Marchand, 20012878.3 Synchronisation des opérations

Les signaux périodiques générés par l'horloge définissent le cycle de base ou cycle machine (clock cycle). Le cycle mémoire est habituellement beaucoup plus long que le cycle machine, surtout s'il doit accéder à la mémoire centrale (échec du cache interne L1 + échec du cache externe L2) Par exemple, dans un processeur dit à 500 MHz, le cycle machine est de 2 ns. La fréquence du bus PCI pouvant atteindre 133 MHz, le cycle de bus a une durée de 7,5 ns. Ceci est donc le temps minimum pour un accès en mémoire centrale. Toutefois, il faut habituellement plusieurs mots mémoire pour remplir une rangée de cache, de sorte qu'un accès en mémoire centrale représente plusieurs cycles de bus.Unité 9: Unité centrale de traitement

5©Pierre Marchand, 2001288

8.4 Séquenceur

Le séquenceur est un automate qui a la responsabilité de générer les signaux de commande nécessaires pour actionner et contrôler les unités participant à l'exécution d'une instruction donnée. Cette fonction peut être réalisée de deux façons : séquenceur câblé ou séquenceur microprogrammé. Un séquenceur câblé est un circuit séquentiel complexe qui fait corres- pondre à chaque instruction un sous-circuit capable de commander son déroulement. On peut obtenir le même résultat avec une suite de micro-instructions stockées dans une mémoire de microprogrammation. Ce micro- programme est capable de générer une suite de signaux de commande

équivalent à celle qui serait produite par un séquenceur câblé.Unité 9: Unité centrale de traitement©Pierre Marchand, 20012898.4 SéquenceurUnité 9: Unité centrale de traitement

RIcode opadresse

décodeur séquenceur câblé

UALmémoire de

microprogrammationcommandescommandes

6©Pierre Marchand, 20012908.4 Séquenceur

Le microprogramme (firmware) peut être stocké dans une ROM ou une

EPROM.

Cette solution est plus fexible que la logique câblée. Le prix à payer est une vitesse inférieure.Unité 9: Unité centrale de traitement

RIcode opadressemapping

ROMcompteur ordinal de

microprogrammationmémoire de microprogrammationmicro-instruction0100000111signaux de commande

©Pierre Marchand, 20012918.4 Séquenceur

MAR = RA

MDR = RM

PC = CO

MPC = CO du micro-

programme.

MIR = registre de

micro-instruction (36 bits).

MBR = RIMAR

MDR PC SP ALU

Décaleur

Décodeur

4 vers 16

3 MPC

Mémoire de

512 x 36 bits

pour le microprogramme MBR bus B N

Activer

sortie vers bus B

Écrire

bus C dans registre bus C 8 32
Z 6 Signaux de contrôle de la mémoire (rd, wr, fetch) 9 8 JMPC AddrJ MIR

ALUCMB

4 contrôle ALU bascules de 1 bit 2 2 JN/JZ M m o ire c e n tra le MSB

7©Pierre Marchand, 20012928.5 Niveaux de programmation

Unité 9: Unité centrale de traitement

niveau des commandes

électroniquesmicro-instructions

instructions machineniveau assembleurlangages évolués©Pierre Marchand, 20012938.5 Niveaux de programmation

Le programmeur a le choix entre plusieurs langages de program- mation: Fortran, Pascal, C, Ada, C++, Java, Assembleur. L'ordinateur par contre ne comprend que son propre langage, le langage machine, avec son jeu d'instructions de niveau machine. Il faut donc traduire le code source écrit dans l'un des langages mentionnés en code objet ou code machine. Cette traduction s'effectue à l'aide de programmes traducteurs tel que les assembleurs et les compilateurs. L'assembleur est un langage dans lequel chaque instruction corres- pond à une instruction machine.Unité 9: Unité centrale de traitement

8©Pierre Marchand, 2001294

8.5 Niveaux de programmation

Un compilateur convertit la totalité du programme source en langage machine et place le code objet dans un fichier objet. L'ordinateur peut ensuite exécuter ce code objet. Le code objet ne peut être exécuté que par un ordinateur ayant le même langage machine. Un interprète convertit le programme source en code objet instruction par instruction, et l'exécute au fur et à mesure. Le traducteur doit donc se trouver dans la machine au moment de l'exécution, ce qui n'est pas

nécessaire dans le cas de code compilé.Unité 9: Unité centrale de traitement©Pierre Marchand, 20012958.5 Niveaux de programmation

Pour rendre le code portable, on a adopté une solution intermédiaire dans le cas du langage Java. Le code source est converti en byte- codes, langage compilé indépendant de la plate-forme. Ces bytecodes sont ensuite interprétés par la machine cible au moyen d'un interpète appelé machine virtuelle. Le même code compilé peut donc être exécuté sur toute plate-forme pour laquelle on dispose d'une machine virtuelle Java (JVM). Pour rendre ce processus plus performant, certaines machines virtuel- les appelées Just-In-Time Compilers (JIT) compilent les bytecodes en langage machine juste avant l'exécution. On atteint ainsi des perfor- mances comparables à celles d'un langage compilé.Unité 9: Unité centrale de traitement

9©Pierre Marchand, 2001296

8.6 Structure des instructions niveau machine

Une instruction machine doit fournir au CPU toutes les informations pour l'exécution d'une opération élémentaire. Elle doit donc contenir un code opération qui est essentiel pour spécifier le type d'action désiré. Elle doit en outre contenir une ou plusieurs adresses selon le cas : l'adresse de (ou des) opérande(s), l'adresse où envoyer le résultat et l'adresse où chercher l'instruction suivante. Par conséquent, le format d'une instruction machine comporte un champ code opération et jusqu'à quatre champs d'adresse. On parle d'instructions à n adresses. On dit d'une machine qu'elle est à n

adresses si la plupart de ses instructions sont à n adresses.Unité 9: Unité centrale de traitement©Pierre Marchand, 20012978.6 Structure des instructions niveau machine

Ainsi, le MC6809 est une machine à une adresse, le Pentium et le

MC68000 sont des machines à 2 adresses.

Le PowerPC est une machine à 3 adresses pour les opérations entre registres, à 2 adresses pour les accès mémoire.

Exemples :

LDA1000instruction à 1 adresse (6809)

movax,[esi+4]instruction à 2 adresses (Pentium) addeax,ebxinstruction à 2 adresses (Pentium) moved4,8(a6)instruction à 2 adresses (MC68000) moved3,d4instruction à 2 adresses (MC68000) ldr0,4(r1)instruction à 2 adresses (PowerPC) addr3,r2,r1instruction à 3 adresses (PowerPC)Unité 9: Unité centrale de traitement

10©Pierre Marchand, 2001298

8.6 Structure des instructions niveau machine

Il existe aussi des machines à zéro adresse. Ce sont des machines à pile, analogues aux calculatrice à notation polonaise inverse (RPN). Elle prennent tous ses opérandes sur la pile et inscrivent le résultat au

sommet de la pile.Unité 9: Unité centrale de traitement©Pierre Marchand, 20012998.7 Jeu d'instructions

Chaque machine a son jeu d'instructions de base. Le nombre d'instructions varie de 50 à plus de 300. Il y a deux écoles de pensée. Les partisans de l'architecture RISC (Reduced Instruction Set Computer) préconisent un petit nombre d'instructions élémentaires dans un format fixe, faciles à réaliser dans le matériel et d'exécution rapide (1 instruction par cycle machine). Cela nécessite un séquenceur câblé et un compilateur capable d'exploiter les caractéristiques de la machine (par exemple, utiliser les registres pour minimiser les accès à la mémoire). D'autres préfèrent les architectures CISC (Complex Instruction Set Computer) basées sur des jeux d'instructions très riches et de taille variable, et offrant des instruction composées (nécessitant plusieurs voire même parfois des centaines de cycles machine).Unité 9: Unité centrale de traitement

11©Pierre Marchand, 2001300

8.7 Jeu d'instructions

Les instructions qu'on trouve dans les répertoires de toutes les machines peuvent être classées en six groupes : •Transfert de données (Load, Move, Store). •Opérations arithmétiques (les quatre opérations sur des entiers et sur des nombres en virgule flottante de simple ou double précision). •Opérations logiques (AND, OR, NOT, XOR, etc). •Contrôles de séquence (branchements conditionnels et incondition- nels, boucles, appels de procédures, etc.). •Entrée / sortie (Read, Write). •Manipulations diverses (décalages, conversions de format, incré-

mentation de registres, etc.).Unité 9: Unité centrale de traitement©Pierre Marchand, 20013018.8 Registres du CPU

Compteur ordinal (CO)

Le registre CO contient l'adresse mémoire de la prochaine instruction à exécuter. Il est automatiquement incrémenté après chaque utilisation. Le programme est donc exécuté en séquence à moins qu'il ne contienne une instruction qui modifie la séquence, par exemple un saut ou un branchement. Dans ce cas, la nouvelle adresse remplacera le contenu du CO. Ce changement sera effectué pendant le cycle d'exécution, après le décodage du code opération, mais avant le transfert du contenu du CO incrémenté vers le RA.

Registre instruction (RI)

Quand une instruction est chargée à partir de la mémoire, elle est placée dans RI. Les bits correspondant au code opération sont

envoyés soit au décodeur, soit à la mémoire de microprogrammation.Unité 9: Unité centrale de traitement

12©Pierre Marchand, 2001302

8.8 Registres du CPU

Accumulateur (ACC)

Dans le plupart des opérations arithmétiques, l'accumulateur contientquotesdbs_dbs46.pdfusesText_46

[PDF] les composants du laits et du fromage

[PDF] Les composants du prix

[PDF] Les composants électroniques

[PDF] les composants externes dun ordinateur

[PDF] les composants internes d'un ordinateur

[PDF] les comptes de la bécasse au champs

[PDF] Les comtemplations Victor Hugo

[PDF] Les comtés d'angleterre

[PDF] les comtes d'auvergne

[PDF] Les concentrations moléculaires

[PDF] Les concentrations moléculaires et espèces chimiques

[PDF] les concepts de base de la communication

[PDF] les concepts sociologiques de base

[PDF] Les concéquences de la combustion intensive du charbon et/ou du pétrole sur l'atmosphère

[PDF] Les condition de travail dans une pharmacie