[PDF] CIRCUITS LOGIQUES SEQUENTIELS Un registre à décalage est

View - Download CIRCUITS LOGIQUES SEQUENTIELS

Previous PDF

Next PDF

CIRCUITS LOGIQUES SEQUENTIELS

Chap-II: Registres à décalage

1 TRABELSI Hichem

Université Virtuelle de Tunis

CIRCUITS LOGIQUES

SEQUENTIELS

Registres à décalage

TRABELSI Hichem

Attention !

Ce produit pédagogique numérisé est la propriété exclusive de l'UVT. Il est strictement interdit de la reproduire à des fins commerciales. Seul le téléchargement ou impression pour un usage personnel (1 copie par utilisateur) est permis.

Université Virtuelle de Tunis CIRCUITS LOGIQUES SEQUENTIELS

Chap-II : Registres à décalage

TRABELSI Hichem 2

REGISTRES À DÉCALAGE

Introduction

Un registre à décalage est un circuit séquentiel constitué d'un ensemble de N bascules,

commandées par le même signal d'horloge, afin de stocker et de déplacer les données à N bits

qu'il reçoit à ses entrées. La capacité d'un registre à stocker les données rend ce composant

comme un élément de mémorisation important.

La propriété de décalage d'un registre permet le déplacement des données de l'entrée vers la

sortie du registre de différentes manières. La figure ci-dessous illustre les différents déplacements des données dans un registre à décalage. Déplacements des données dans les registres à décalage

Structure d'un registre à décalage

La structure du registre à décalage va dépendre de la façon dont on introduit les bits

d'information, c'est à dire du chargement du registre. Ce chargement peut être sous forme série,

c'est à dire les bits sont introduits les uns après les autres ou sous forme parallèle, c'est à dire

simultanément. Registre à décalage à chargement série

Les bits d'information sont présentés bit après bit à l'entrée de la première bascule et se

propagent à travers le registre à chaque impulsion d'horloge, pour sortir par la dernière bascule,

c'est donc une sortie série. Entrée série / sortie série Entrée série / sortie parallèle Entrée parallèle / sortie parallèle

Entrée Sortie Entrée

Sortie

Entrée

Sortie

Sortie Entrée

Entrée parallèle / sortie série

Université Virtuelle de Tunis CIRCUITS LOGIQUES SEQUENTIELS

Chap-II : Registres à décalage

TRABELSI Hichem 3

L'applet représente un registre à décalage à 5 bits vers la droite (Shift Right) à chargement

série. A chaque front montant de l'impulsion d'horloge, les sorties des bascules prennent la valeur de sortie qu'avait la bascule immédiatement à gauche avant l'application du front d'horloge.

L'applet

montre sur un chronogramme, comment l'application d'une succession d'impulsion d'horloge déplace les données d'entrée de gauche à droite d'une bascule à une autre. Un décalage à gauche peut être obtenu en changeant la connexion des sorties des bascules comme le montre l'applet Dans certaines applications, il peut arriver que l'on ait besoin de décaler les données soit

vers la gauche soit vers la droite, donc d'un décalage bidirectionnel. Pour réaliser cette fonction,

il faut transmettre à chaque entrée de bascule soit la sortie de la bascule située à gauche (Q

i-1 dans le cas d'un décalage à droite, soit la sortie située à droite (Q i+1 ) dans le cas d'un décalage à gauche. Pour cela, il faut disposer d'un multiplexeur 2 vers 1 commandé par un signal de commande noté SENS comme le montre l'applet

La récupération des données peut se faire d'une façon parallèle, il suffit pour cela que les

sorties des différentes bascules du registre soient accessibles. La lecture du contenu du registre

se fait d'une façon simultanée après que le registre soit rempli. REMARQUE: Il est indispensable que les bascules du registre aient un temps de maintien t H excessivement faible, au moins inférieur au retard de propagation t pd . Heureusement les bascules modernes déclenchées par un signal d'horloge respectent cette exigence. Registre à décalage à chargement parallèle

Chargement parallèle asynchrone

Dans le cas d'un chargement parallèle asynchrone, les entrées asynchrones RAZ et RAU sont utilisées pour écrire dans les bascules du registre. La figure ci-dessous montre le principe de chargement parallèle asynchrone. Le circuit additif de portes NAND est nécessaire pour charger les données d'une façon asynchrone à travers les entrées de forçage

RAZet RAU.

Chargement parallèle asynchrone

D i-1 Q i-1 CLK RAU RAZ

LD (Load)

e i-1 D i Qi e i RAU RAZ

Université Virtuelle de Tunis CIRCUITS LOGIQUES SEQUENTIELS

Chap-II : Registres à décalage

TRABELSI Hichem 4

A l'entrée RAU de la bascule (i), on a :

RAU= i e.LD

A l'entrée

RAZ, on a :

RAZ=LD.e.LD

i - Si LD = 0 on a alors : RAU=RAZ= 1. Les entrées de forçage sont inactives. - Si LD = 1 , On a alors : RAU= i e RAZ= i e Si i e= 0, c'est l'entrée RAZqui est activée (chargement de 0). Si i e=1, c'est l'entrée RAU qui est activée (chargement de 1).

L'applet

représente un registre à décalage à 5 bits vers la droite (Shift Right) à chargement parallèle asynchrone.

Parmi les différents registres à décalage à chargement parallèle asynchrone disponibles en

circuits intégrés, on peut citer le 74165

Chargement parallèle synchrone

Pour que le chargement parallèle des données i e soit synchrone avec le signal d'horloge, il faut appliquer ces données aux entrées synchrones D i . En fonction de l'ordre de chargement parallèle LD (load), chaque bascule i recopie l'entrée e i ou bien la sortie de la bascule i-1, à chaque front d'horloge. il faut donc utiliser un multiplexeur 2 vers 1 à l'entrée D i de chaque bascule, comme le montre le montage de la figure ci-dessous.

Chargement parallèle synchrone

D i Qi CLK D i-1 Q i-1

LD (Load)

e i-1 e i

MUX MUX

I 1 I 0 SZ I 1 I 0 S Z

Université Virtuelle de Tunis CIRCUITS LOGIQUES SEQUENTIELS

Chap-II : Registres à décalage

TRABELSI Hichem 5

L'équation logique de l'entrée D

i

LD.eLD.QD

iii 1 (équation de sortie d'un multiplexeur à deux entrées). - Si LD = 0, alors D i = Q i-1 : c'est l'opération de décalage. - Si LD = 1, alors D i = e i : c'est l'opération du chargement.

L'applet représente un registre à décalage à 5 bits vers la droite (Shift Right) à chargement

parallèle synchrone. Parmi les registres à décalage à chargement parallèle synchrone, on peut citer le 74178

Registre à décalage universel

Un registre dit universel est un registre qui effectue le décalage à droite ou à gauche et un

chargement série ou parallèle. Ce type de registre dispose d'entrées de mode de fonctionnement

qui définissent le sens de décalage et le type de chargement. La figure ci-dessous représente les différentes entrées et sorties d'un registre universel procurant tous les modes de fonctionnement.

Entrées parallèles

Entrée série

droite Entrée série

REGISTRE A DECALAGE gauche Chargement (Load) UNIVERSEL

Sens de décalage

Horloge Sortie série Sortie série décalage décalage à gauche à droite

Sorties parallèles

Schéma bloc d'un registre à décalage universel Le circuit intégré 74194 est un exemple de registre universel.

Registre à décalage à sorties 3 états

Dans différentes applications et en particulier dans les systèmes contrôlés par microprocesseur,

les différents blocs fonctionnels sont reliés les uns aux autres au moyen d'un ou plusieurs bus de

données. Pour l'instant, nous allons illustrer le concept de bus dans le cas de transfert de données d'un registre à décalage à autre.

Un registre à décalage à 3 états est un circuit qui possède des sorties reliées au bus par

l'intermédiaire de circuits de types 3 états , commandés par un signal de validation E. Ces

registres peuvent être connectés en parallèle sur le bus, comme le montre la figure ci-dessous.

Etant donné que les sorties de tous ces registres sont connectées au même bus, il est

indispensable que seulement un des registres à la fois ait ses sorties validées et que les sorties

des autres soient déconnectées, c'est à dire en état haut impédance. S'il en est autrement, il y

aura un conflit d'utilisation du bus. Le contenu de l'un des registres peut être transféré par

Université Virtuelle de Tunis CIRCUITS LOGIQUES SEQUENTIELS

Chap-II : Registres à décalage

TRABELSI Hichem 6

l'intermédiaire du bus grâce à l'application appropriée des niveaux logiques sur les entrées de

validation E des registres.

Le circuit intégré 74295

est un exemple de registre à 3 états. Connexion de registres à 3 états à un bus de données

Illustrations

Nous avons vu précédemment que qu'il existe 4 types de registres à décalage :

Registre à décalage à entrée série (ou chargement série) sortie série (ou lecture série).

Pour illustrer son fonctionnement lancer l'applet

Registre à décalage à entrée série sortie parallèle.

Pour illustrer son fonctionnement lancer l'applet

Registre à décalage à entrée parallèle sortie série.

Pour illustrer son fonctionnement lancer l'applet

Registre à décalage à entrée parallèle sortie parallèle.

Pour illustrer son fonctionnement lancer l'applet

Registre à décalage universel.

Pour illustrer son fonctionnement lancer l'applet

Applications des registres à décalage

La conversion série parallèle et parallèle série de l'information numérique constitue une

application fréquente d'un registre à décalage. Conversion série parallèle d'une information

Une information binaire à N bits chargée en série dans un registre à décalage, peut être

récupérée en parallèle après l'entrée du dernier bit (N

ème

bit). Au total, N impulsions d'horloge

sont nécessaires afin que cette information soit présente en sortie. On peut effectuer donc à

l'aide d'un registre à décalage, la conversion de données transmises en série sur une seule ligne,

en données parallèles sur plusieurs lignes. Le nombre de lignes parallèles nécessaires correspond au nombre de bits à transmettre (N). Q 0 Q 1 Q N-1 ....... Q 0 Q 1 Q N-1 ....... Q 0 Q 1 Q N-1 E N E 2 E 1 BUS

Université Virtuelle de Tunis CIRCUITS LOGIQUES SEQUENTIELS

Chap-II : Registres à décalage

TRABELSI Hichem 7

Sortie

série D N-1 Q 0 Q 1

Entrée REGISTRE Q

2

Série A

DECALAGE

Q n-1

Conversion série parallèle

Conversion parallèle série d'une information

Si l'information est disponible à l'origine sous forme parallèle, elle peut être convertie en série

pour se propager bit après bit à la sortie d'un registre à décalage, au rythme du signal d'horloge.

Ce type de conversion est utilisé dans le cas de la transmission à longue distance pour économiser le nombre de fils de transmission, donc du coût. La figure 6.15 résume les deux types de conversions. D 0 D 1 D 2

REGISTRE

DECALAGE

LOAD CLK

Conversion parallèle série

Ligne à retard

Un registre à chargement série et à lecture série peut jouer le rôle d'une ligne à retard

numérique. En effet, l'information présente à l'entrée du registre à décalage à N bascules ne

peut se récupérer à la sortie série qu'après N impulsions d'horloge, réalisant ainsi un retard de

durée N.T, avec T période du signal d'horloge.

Calcul arithmétique

Le registre à décalage peut être utilisé pour effectuer certaines opérations arithmétiques sur des

données numériques, opérations pouvant nécessiter ou non l'introduction de circuits

combinatoires supplémentaires reliés au registre. A titre d'exemple : pour effectuer l'opération

de multiplication binaire, on a besoin d'un registre à décalage gauche (voir chapitre 8).quotesdbs_dbs16.pdfusesText_22

[PDF] registre a decalage fonctionnement

[PDF] registre ? décalage 4 bits

[PDF] registre ? décalage pdf

[PDF] registre universel

[PDF] les registres ? décalage exercice corrigé

[PDF] td corrigé registre ? décalage

[PDF] geogebra pdf

[PDF] les registre litteraire pdf

[PDF] la vénus d ille fiche de lecture 4ème

[PDF] index des immeubles consulter

[PDF] circonscription foncière

[PDF] registre foncier ville de québec

[PDF] registre foncier montréal

[PDF] réquisition d'inscription définition

[PDF] registre foncier joliette