[PDF] EXERCICES DARCHITECTURE DES ORDINATEURS





Previous PDF Next PDF



Recueil dexercices corrigés en INFORMATIQUE I

Pellegrini 'Architecture des ordinateurs'



ARCHITECTURE DES ORDINATEURS Corrigé Examen Décembre

ARCHITECTURE DES ORDINATEURS. Corrigé Examen Décembre 2011. 3H – Tous documents autorisés. Les questions sont indépendantes. On utilise le jeu d'instructions 



TD Architecture des ordinateurs.pdf

Le disque dur de la question précédente vous a été facturé 10000 Francs de quelle somme vous avez été lésé ? Page 3. Fiche 2 Les portes logiques. Exercice 1.



Architecture des ordinateurs Corrigé du TD 3 : Algèbre de Boole

Architecture des ordinateurs. Corrigé du TD 3 : Algèbre de Boole. Arnaud Giersch donc d'après l'exercice 8d



Architecture des Ordinateurs

4 juil. 2021 3/ Dessinez le circuit logique calculant F uniquement à l'aide de portes NON-ET. Exercice 2 : (Circuits logiques). Soit un circuit logique avec ...



PIPELINE

20 avr. 2017 CORRIGÉ DES EXERCICES. Cours ASP. 29/03/2017 - V3.0. Architecture des ordinateurs 2 CPN/RMQ. 57. Corrigé exercice slide 5. L'horloge du ...



EXERCICES DARCHITECTURE DES ORDINATEURS

On souhaite concevoir un circuit combinatoire qui commande l'ouverture d'une porte de jardin publique ouverte en hiver de 10h à 18h et en été de 8h à 20h.



La forme passive

L'architecte dessine les plans de maison. CORRIGÉ. 1. Distinguez les verbes au passif par une croix. Ex : Les petits se ...



ARCHITECTURE DES ORDINATEURS Corrigé Examen Décembre

Q1) En partant à chaque fois du contenu de la table 1 donner le contenu des registres et des cases mémoire modifié après exécution des instructions ARM ou 



Architecture des ordinateurs Corrigé du TD 2 : Arithmétique des

Indiquer la valeur codée par la suite 1101100101110101 qui représente un entier signé en complément à 2 sur 16 bits. Correction : C'est un nombre négatif.



Recueil dexercices corrigés en INFORMATIQUE I

Recueil d'exercices corrigés en INFORMATIQUE I. (Architecture de l'ordinateur logiciels de bureautique et Internet et technologie web). L. Ghalouci 



Architecture de lordinateur

À la fin de chaque chapitre des exercices corrigés permettent d'appliquer L'architecture des ordinateurs



ARCHITECTURE DES ORDINATEURS Corrigé Examen Décembre

ARCHITECTURE DES ORDINATEURS. Corrigé Examen Décembre 2011. 3H – Tous documents autorisés. Les questions sont indépendantes.



EXERCICES DARCHITECTURE DES ORDINATEURS

On souhaite concevoir un circuit combinatoire qui commande l'ouverture d'une porte de jardin publique ouverte en hiver de 10h à 18h et en été de 8h à 20h.



Architecture des ordinateurs Corrigé du TD 3 : Algèbre de Boole

Architecture des ordinateurs. Corrigé du TD 3 : Algèbre de Boole. Arnaud Giersch Benoît Meister et Frédéric Vivien donc



Architecture des ordinateurs Corrigé du TD 1 : Arithmétique des

Donner la valeur décimale des entiers suivants la base dans laquelle ces entiers sont codés étant précisée. (a) 1011011 et 101010 en binaire (base 2) ;.



Architecture des ordinateurs Corrigé du TD 2 : Arithmétique des

Indiquer la valeur codée par la suite 1101100101110101 qui représente un entier signé en complément à 2 sur 16 bits. Correction : C'est un nombre négatif.



Architecture et technologie des ordinateurs

Cours et exercices corrigés. Paolo Zanella. Ancien professeur d'informatique à l'université de Genève. Yves Ligier. Membre du comité de direction.



Notions dArchitecture des Ordinateurs (A.O.)

exercices) et avec une version (papier ou sur ordinateur) du cours et la préparation des TDs



Architecture des ordinateurs Corrigé du TD 4 : Circuits combinatoires

La fonction nand formant un groupe logique complet réaliser

EXERCICESD'ARCHITECTUREDESORDINATEURSCHAPITRES1& 1. CONVERSIONDANSD'AUTRESBASESÉcrire101101102endécimal.Écrire3456enbinaire,puisenhexadécimal.Convertir10111100000010001100endécimal2. CODAGEENCOMPLEMENTA2Sur8bits,donnerlescodagesencomplémentà2,lorsquec'estpossible,desnombressuivants:0,-1,+10,-10,+64,-64,+127,-127,+2003. ARITHMETIQUEBINAIRESur8bits,effectuerlasommeenbinaire:101101012 + 110000112 etinterpréterlerésultatenécrituredécimale,enarithmétiquesignéeetnonsignée.Indiquerdanschaquecass'ilyadébordement.Comparer10101100et11001100ensignéetnonsignéMêmequestionpourlasomme:11101012 + 110000112 1. ALGEBREDEBOOLESimplifierl'expressionsuivante,enutilisantlesthéorèmesdel'algèbredeBoole:í µ.í µ.í µ+í µ.í µ.í µ+í µ.í µ+í µ4. ALGEBREDEBOOLE:QUINEMCCLUSKEYSimplifierl'expressionsuivante,enutilisantl'algorithmedeQuineMcCluskey:(1,2,3,5,7,11,13,17,19,23,29,31) 5. ALGEBREDEBOOLE:GLITCHEnumérertouslesglitchesquepeutprésenterl'expressionsuivante:í µ=í µ í µ í µ+í µ í µ í µ+í µ í µ í µ

- 2comparateursnonsignéssur5bits- 2multiplexeurs2:1opérantsurdesbusde5bits- uneporteETàdeuxentrées10. CIRCUITCOMBINATOIRE:CONCEPTIONMODULAIREConstruireunencodeurdeprioritéà8entréesavec2encodeursdeprioritéà4entrées.Lescircuitsontl'interface:prioencoder4(e[3..0] : num[1..0], act) prioencoder8(e[7..0] : num[2..0], act) 11. CIRCUITCOMBINATOIRE:CONCEPTIONMODULAIREConstruireunmultiplexeur8:1avec2multiplexeurs4:1etunmultiplexeur2:112. CIRCUITCOMBINATOIRE:CONCEPTIONMODULAIREConstruireundécodeur3:8avec2décodeurs2:4OnutiliseradesdécodeursavecuneentréeEN(enable)13. CIRCUITCOMBINATOIRE:CONCEPTIONMODULAIREConstruireuncomparateurnonsignéde8bits,d'interface:ucmp8(a[7..0], b[7..0] : sup, eq) avec2comparateursnonsignésde4bits,d'interface:ucmp4(a[3..0], b[3..0] : sup, eq) 14. MEMOIRESAssocier4modulesmémoiresde4Kmotsde4bits,d'interfacemem4Kx4(addr[11..0], W, CE, OE : data[3..0])pourformerunmodulede16Kmotsde4bits.CHAPITRES3&415. CIRCUITSEQUENTIEL:CONCEPTIONAVECGRAPHED'ETATSConcevoiruncircuitséquentielsynchroned'interfacecroissant(rst, clk, a[1..0] : up)telqueup=1sietseulementsilavaleurdea[1..0]aufrontd'horlogeestplusgrandeouégale(comparaisonnonsignée)àlavaleurdea[1..0]aufrontd'horlogeprécédent(=sia[1..0]croitourestestable).- dessinerlegraphedeMEALYdececircuit- synthétiserlecircuitavecdesbasculesD

16. CIRCUITSEQUENTIEL:CONCEPTIONFONCTIONNELLEConcevoirdefaçonfonctionnelleuncircuitanalogueauprécédentopérantsurdesnombresde4bitsavecunregistre4bitsetuncomparateurnonsignésur4bits.17. CIRCUITSEQUENTIEL:CONCEPTIONAVECGRAPHED'ETATSConcevoiruncircuitdecommandedechaudièred'interface:module chaudiere(rst, clk, chaud, froid : m) froid=1ssiilfaitmoinsde18°;chaud=1ssiilfaitplusde22°Lachaudièredoitsemettreenmarchelorsqu'ilfaitfroid,etdoits'arrêterlorsqu'ilfaitchaud18. CIRCUITSEQUENTIEL:ANALYSEOnconsidèrelemoduleSHDLsuivant:module reverse(rst, h, f, c : s) x := /tx*x + tx*/x; x.clk = h; x.rst = rst; tx = c*x + f*c*/y + /c*/x*y; y := dy ; y.clk = h; y.rst = rst; dy = f*/y + /c*y + /f*/c*x; s = y ; end module - Dessinerleschémaducircuit- Est-ceuncircuitdeMooreoudeMealy?- Dessinerlatabledetransitions- Simplifierlatable;dessinerlegraphesimplifiéOnnechercherapasàsynthétiserlecircuitsimplifié19. CIRCUITSEQUENTIEL:GRAPHED'ETATSOnveutréaliseruneserrureàcodesimplifiée.Leclavierestcomposéde3touches:'#','A','B'etuneleds'allumelorsquelabonneséquenceaététapéeauclavier.Laséquenced'ouvertureest:'#','B','A'.Lecircuitàréaliseraural'interface:module serrure(rst, clk, dieze, a, b : ouvert) Onfaitleshypothèsesuivantes:-l'horlogeclkestsuffisammentrapidepournemanqueraucunévénementsurlestouches

-leclavierestconçupourqu'àchaqueinstant,ilyaitzéroouunetoucheappuyée,jamaisplusieurs-entre2appuissuccessifs,lestroistouchessontrelâchéesLaséquenceprécised'événementssurlestouchesquidéclenchel'ouvertureest:appuisur#,aucunappui,appuisurB,aucunappui,appuisurA.Toutappuiensuitearrêtel'ouvertureetcommenceunenouvelleséquence.-expliciterlesvecteursdesentréesetdessortiesetdessinerungraphedeMooredecesystème-simplifieréventuellement;quelleestlatailleduvecteurd'états?-NEPASsynthétisercecircuit20. CIRCUITSEQUENTIEL:SYNTHESEOnconsidèrelatabledetransitionsd'uncircuitsynchronepurdetypeMealy,d'entréesA,BetdesortieS:ABétatétatS00aa001ac110ab111ad000bb101bd010ba011bc100ca101cc010cb011cd100db001dd110da111dc0- donnerlatailledesvecteursd'entrées,d'état,desorties- synthétisercecircuitaveclesbasculesdevotrechoix,etdessinerlecircuitcorrespondant21. CIRCUITSEQUENTIELDessinerlegraphedeMOOREd'uncircuitséquentielquidétectelaséquence1,1;concevoircecircuitàl'aided'unregistreàdécalagede2bits.TransformerlegraphedeMOOREengraphedeMEALY,puisconcevoirlecircuitcorrespondant.Ens'inspirantdurésultatobtenu,produireuncircuitdeMEALYquidétectelaséquence1,0,1.

22. MODIFICATIOND'UNCOMPTEURConcevoiretdonnerlecodeSHDLd'uncompteur-décompteursur4bits,quicompteselonlaséquence0,1,...,14,15,14,...,2,1,0,1,...Onproduiraaussiensortieunsignaldownquiindiquesilecompteurestenphasedescendante(=1)ouascendante(=0).23. COMPTEURAVECINITIALISATIONConcevoiruncompteur4bitssynchroned'interfacecpt4ini(rst, clk, load, ini[3..0] : s[3..0])telque,lorsqueload=0ilcomptenormalement,etlorsqueload=1lavaleurducompteurestinitialiséeavecini[3..0]aufrontd'horloge.CHAPITRES524. AJOUTD'UNENOUVELLEINSTRUCTIONOnsouhaiteajouteràCRAPSunenouvelleinstruction(etNONuneinstructionsynthétique),d'écritureassembleur:swap %r, %r Cetteinstructiondoitpermuterlecontenude%ret%r,sansmodifieraucunautreregistre(utilisateur).Proposerunnouveaucodemachinepourcetteinstructionetdécriretouteslesmodificationsàeffectuerpourl'implémenter.25. AJOUTD'UNENOUVELLEINSTRUCTIONOnsouhaiteajouteràCRAPSunenouvelleinstruction(etNONuneinstructionsynthétique),d'écritureassembleur:max %rs1, %rs2, %rd Cetteinstructioncopiedans%rdlaplusgrandedesdeuxvaleursdesregistres%rs1ou%rs2,considéréescommesignées.Proposerunnouveaucodemachinepourcetteinstructionetdécriretouteslesmodificationsàeffectuerpourl'implémenter.26. SEQUENCEDEMICROCOMMANDESASSOCIEESAL'INSTRUCTIONCompléterletableausuivantaveclasuitedesmicrocommandesàenvoyerpourexécuterl'instruction:ld [%rs1+simm13], %rd aregbregdregcmd_ualoe_numwritecommentaire

27. ACCELERATIONDEL'EXECUTIOND'UNEINSTRUCTIONOnsouhaiteaccélérerlesinstructionsdelectureenmémoirelorsqu'ellesontlaformeparticulièresuivante(registrers2nul):ld [%ri+%r0],%rj (1) %riet%rjsontdeuxregistresutilisateurs;elleesthabituellementécriteld [%ri],%rj• dessinerlecodemachinedecetteinstruction(leschampsietjserontindiquésdefaçongénérique)• dessinerlesous-graphedeséquencementdesinstructionsldavec2èmeopéranderegistre,telqu'ilaétévuenTDTP• Modifiercegraphepouraccélérerlesinstructionsdutype(1).28. AJOUTD'UNBOITIERMEMOIREOnsouhaiterajouterunboitiermémoireàlamachineCRAPS,detaille1024motsde32bits,àpartirdel'adresse0x50000000dansl'espaced'adressageduprocesseur.Décriretouteslesmodificationsàeffectuer.29. DECODAGED'ADRESSEOnsouhaiterajouteràlamicromachine8autresleds,mappéesàl'adresse0x80000000dansl'espaced'adressageduprocesseur.Décriretouteslesmodificationsàeffectuer.30. PROGRAMMATIONDECRAPSOnsupposeque%r2=0x8000Pourchacundescassuivants,écrireune(seule)instructionquieffectuel'opérationdemandée:- Ecritenmémoire%r3àl'adresse0x7FFC- FaitensortequeleflagZindiquelanullitéde%r1(d'autresflagspeuventêtremodifiés)31. ASSEMBLAGEDonnezlecodemachinedesinstructionssuivantes,enbinaireetenhexadécimal:umulcc %r1, -3, %r2

ld [%r3+%r4], %r5 loop: ba loop32. DESASSEMBLAGEDonnezl'écritureassembleurdesinstructionsdecodessuivants:0xC42040000x81C7E00433. ACCELERATIONDEL'EXECUTIOND'UNEINSTRUCTIONOndésireaccélérerl'exécutiondesinstructionsldavec2èmeopérandeimmédiat.Idée:fairefairesimultanémentparl'UALlecalculdel'extensiondesignedelaconstanteETlasommedesdeuxopérandespourlecalculdel'adressemémoire.ProposerunemodificationdugraphedeséquencementdecetteinstructionETl'ajoutd'unenouvellefonctiondel'UAL(quenécessitecetteméthode).Onspécifieralanouvellefonctiondel'UAL(paruneformuleouunephrase)sansdécriresonimplémentation,etondessineralesous-graphedeséquencementmodifié.CHAPITRE634. GESTIOND'UNCACHEVoiciuncachedetype"directedmapped»pourunemémoirede512motsde16bits,avecsoncontenu.- Lemotd'adresse0b010110001est-ildanslecache?Siouiquelleestlavaleurassociée?Sioui,lamémoireest-elleàjour?- Lemotd'adresse0b111000001est-ildanslecache?Siouiquelleestlavaleurassociée?Sioui,lamémoireest-elleàjour?- Lemotd'adresse0b000000011est-ildanslecache?Siouiquelleestlavaleurassociée?Sioui,lamémoireest-elleàjour?- Siladonnée0x1234situéeenmémoireàl'adresse0x1BAétaitdanslecache,commentapparaitrait-elle?35. PROTOCOLEMESIDECOHERENCEDECACHESvalidTag (7 bits)Data (1 word)

TAGLINE

address

4 cache lines

27
dirty 0 1 0 1 1 0 0

00101100

1110000

0101010

0000000

0000 0000 0000 0000

1000 0000 1000 0000

0101 0000 0000 0000

0000 0000 00001100

00 01 10 11

Onsupposel'existencede3processeursCPU1...CPU3ayantchacununecachelineCL1...CL3pourunemêmezonededonnéesenmémoire,nomméeA.OnsupposeégalementquecettezoneAestaccédéeparles3CPUselonlaséquencesuivante:CPU1litA;CPU2litA;CPU1modifieA;CPU3modifieA;CPU1litA- Décrirel'évolutiondesbitsMESIdecescacheslines,depuisunesituationinitialeoùilssonttousinvalides- Indiquertouslesaccèsmémoire(lectureetécriture)effectués36. MEMOIREVIRTUELLEPAGINEEOnsupposel'existenced'unemémoireréellede4pagesframes,etd'unemémoirevirtuellede8pages,avecunetabledespagesdelaformesuivante:OnsupposequelesystèmeutiliselastratégieFIFOlorsqu'unepageframeestrecopiéesurledisque.Onsupposeégalementquelatraductiond'adresseestfaitesurleschémasuivant:1. Quelleestlatailledelamémoirevirtuelle?Delamémoireréelle?Quelleestlatailledespages?2. Onpartd'unétatinitialoùaucunepagen'estprésenteetleprocesseurfaitunpremieraccèsmémoire,enécriture,àl'adressevirtuelle0x0F46.Décrirel'évolutiondesbits:present,dirty,pageframedanslatabledespages,etindiquerquelsaccèsàlamémoireréelleetquelsaccèsdisqueontétéeffectués.3. Fairedemêmeencontinuantaveclesaccèssuivantsduprocesseur:lectureen0x0F46;écritureen0x0800;écritureen0x0F00;lectureen0x0804;lectureen0x0C00;lectureen0x1800;lectureen0x1C00;lectureen0x040037. PIPELINEOnconsidèreleprogrammesuivant: setq 10, %r1 clr %r2 loop: add %r1, %r2, %r2 0

1 2 3 5 6 7 4 page # present dirtyadresse disquepage frame # page #

1 0 01 1 0 1 0 0 0 1 1 011

adresse réelle adresse virtuelle

1 1 0 1 0 0 0 1 1 0

page frame #

deccc %r1 bne loop i6 i7 Indiquerdansletableausuivantcommentlesinstructionsprogressentdanslepipeline,initialementcomplètementremplidebulles.Onsupposeraquelesbranchementsintroduisentsystématiquementunaléadecontrôlesansprédiction.cyclePCInstrArgsCalcMemResult1oooooo

quotesdbs_dbs21.pdfusesText_27