Fulbright Foreign Language Teaching Assistant 2020 (Traduction
(Traduction non officielle). Le programme Fulbright Language Teaching Assistant (FLTA) est une bourse de neuf mois pour les enseignants d'anglais ou ceux
TD3 : Syst`eme de gestion mémoire 1 Traduction dadresses 2
leurs bits d'état ? Quelles cases sont libres ? Question 2 : Traduire les adresses virtuelles suivantes en adresses physique (indiquées en hexadécimal).
Lutilisation dun espace dadressage virtuel est le fondement de la
i.e. à chaque contexte mémoire une traduction différente. sur une architecture 32 bits)
La mémoire virtuelle - Traduction dadresses et pagination à la
Traduction d'adresses et pagination à la demande DRAM : 1 bit = 1 capa + 1 trans ... en général 4 octets (= 32 bits) ou 8 octets (= 64 bits).
Gestion de la mémoire
Chaque unité d'allocation correspond à un bit du tableau de bits Pour modifier la table de pages (cad
Traduction assistée par ordinateur du français vers larabe
Traduction Assistee par Ordinateur (TAO); Dictionnaire electronique bilingue Analyse Le systeme TOSHIBA de TA fonctionne sur un mini-ordinateur 32-bits ...
M2-SEM CAA
Un processeur donné possède des adresses virtuelles et physiques de 32 bits. La taille de page est de 1 ko et le tampon de traduction anticipée (TLB) du
Détection des problématiques suicidaires en soins premiers. Une
Traduction française de l'article : Une étude internationale du BITS-Test ... d'approche utilisant un test (BITS) à 4 questions initiales et 4 ...
Séance 4 Gestion de la mémoire dun système embarqué
Adresse virtuelle et traduction en adresse physique. Table de traduction des sections et pages Bits 31:20 de l'entrée de la table de traduction.
8 Programmation
16 bits) déterminée ultérieurement lors de la traduction en langage machine. – Les labels permettent de nommer des adresses de manière symbolique
La mémoire virtuelle
Traduction d"adresses et pagination à la demandeAddress Translation & Demand Paging
Guillaume Salagnac
Insa de Lyon - Informatique
Résumé des épisodes précédents : noyau vs userlandProcessus 1HardwareProcessus 2KernelArchitectureVM2VM1
Le processus vu comme une "machine virtuelle»
un processeur pour moi tout seul : "CPU virtuel» une mémoire pour moi tout seul : "mémoire vir tuelle» 2/42La mémoire virtuelle : intuition
Principe : chaque processus a sa propre mémoire une mémoire = un vaste tableau d" octets indices = adresses •contenu : complète liberté du programmeur décider où mettre quoi = allocation l"intér ieur du processus (cf chap .4)Implémentation :
combinaison de plusieurs technologies hiérarchie mémoire : cache ,RAM, disque •en principe, invisible pour le programmeurcoopération entre noyau et matérielFFF...FFF:01110101110010111010011111001100000...000:000...001:000...002:
3/42Problème n
o0 : la mémoire est trop lenteSeulement
deux technologies pour la mémoire viv eSRAM :1 bit = 6 tr ansistorsMémoire cache : ajouter une petite SRAM
dans le CPU garde une copie des données récemment accédéesCPUCacheDRAM capacité : quelques MioDRAM seulement utile sur
déf autde cache (en V O: cache miss) solution entièrement HW : complètement invisible pour le SW 4/42Problème n
o1 : la mémoire est trop petite un processus = 264adresses = 18446744073709551616 octets
= 17179869184 GioFFF...FFF:01110101110010111010011111001100000...000:000...001:000...002:VSDRAM
mémoire physique = quelques Gio 5/42Problème n
o2 : comment gérer l"espace disponible?Même si chaque processus n"a pas besoin de 2
64octets,
•il y a de nombreux processus simultanément •des dizaines? des centaines? des milliers? •combien d"espace occupe chacun? pour combien de temps? •qui manipulent des éléments hétérogènes 6/42Problème n
o3 : comment protéger chaque processus?Process 1code 1data 1code 2Process 2var 1data 2var 2Problème n
o4 : comment permettre la coopération?Process 1code 1data 1code 2Process 2var 1data 2var 2shared memory 7/42Solution : ajouter un niveau d"indirection
All problems in computer science can be solved by another level of indirectionDavid WheelerDéfinition : Indirection aka déréferencementProcessus 1 Accèsindirectà quelque chose, i.e. au travers d"uneréférenceExemples •pour joindre quelqu"un au téléphone, devoir pas- ser d"abord par un standard invoquer une méthode virtuelle en C++, Java...Processus 1
IndirectionProcessus NM
´emoire virtuelleM
´emoire physique8/42
Abstraction : adressage directCPUMemoryM-2:M-1:LOAD 1234011101011100101110010010010110011010000001011010100011000111000101011001101001111100110010100000 0101101010001100 011100010:1:1232:1233:1234:1235:1236:1237:1238:2:
la mémoire = tableau deMcases numérotées de 0 àM-1 une case = un octet (1B = 1 b yte ) = 8 bits un accès (i.e. lecture ou écriture) = un mot ( word ) = un paquet de plusieurs octets consécutifs en général 4 octets (= 32 bits) ou 8 octets (= 64 bits) 9/42Réalité : adressage virtuelCPUMainmemor y0:1:5328:5329:5330:5331:5332:5333:5334:M-2:M-1:LOAD1234 011101012:110010111001001001011001101000000101101010001100011100010101100110100111110011001010000001011010 1000110001110001 MemoryManagementUnit1010000001011010 1000110001110001 LOAD5330 VirtualAddressPhysicalAddress
Sur une architecture moderne :
CPU ne manipule que des
"adresses vir tuelles» (V A) composant supplémentaire :Memor yManagement Unit
(MMU) traduità la v oléechaque V Aen une
"adresse ph ysique» (P A) mem centrale = mem principale = mem physique = DRAM 10/42Virtualisation des adresses : remarques
Espace d"adressage virtuel
= V AS= {0,1,2,...,N-1} chaque processus dispose d"un VAS privéEspace d"adressage physique
= P AS= {0,1,2,...,M-1} une adresse pour chaque octet de (DRAM + périphériques) traduit les adresses virtuelles en adresses physiques sera reconfigurée par l"OS à chaque changement de conte xte11/42À retenir : pourquoi la mémoire virtuelle
Problème 1 : pas assez de mémoire vive
= utiliser la DRAM comme un cache pour les VAS Problème 2 : gestion des zones libres/occupées (en DRAM)Problème 3 :
isolation entre processus ,protection du no yauProblème 4 :
par tage de données entre processus 12/42 Plan1. La mémoire virtuelle : intuitions et motivation
2. Pagination et traduction d"adresses
3. Memory swapping : pagination à la demande
4. Gestion de la mémoire physique
5. Protection, Isolation et partage
13/42Pagination à la demande : principe
utiliser le disque pour "agrandir la mémoire vive» utiliser la DRAM comme un cache du disque CPUDRAMDiskVASPAS0123012336373839ABCABBACMMU 14/42Pagination à la demande : remarques
contenu des processus "alloué sur le disque» dans un fichier (ou plusieurs) appelé leswap file •données chargées en RAM seulement lorsque accédées latence disque trop importante pour faire attendre le CPUDRAM = 10x à 100x plus lent que SRAM/CPU
•disque = 1000x à 100 000x plus lent que DRAM avec la coopér ationdu matér iel •invisible pour le programmeur d"applicationUne unique taille de bloc : P=2 poctets (en général P=4Kio) parfois : "fr ames» en V O,soit "cadres» en VF 15/42Numérotation des pagesN-2.N-1.0.1.2.P-1.P.P⇁1.2P-1.2P.Virtual Address SpaceVirtual AddressN-P.Virtual Page nν0
Virtual Page nν1 Virt▷ Page nνX-1 M-2.M-1.0.1.2.P-1.P.P⇁1.2P-1.2P.Physical Address SpacePhysical AddressM-P.Physical Page nν0
Physical Page nν1
Phys▷ Page nνY-1VS
Numéro de page virtuelle
: VPN ∈ {0,1,...,X-1}où X = N÷PNuméro de page physique
: PPN ∈ {0,1,...,Y-1}où Y = M÷P 16/42Traduire des adresses = traduire des nº de pagesN-2:N-1:0:1:2:P-1:P:P+1:2P-1:2P:Virtual Address SpaceVAN-P:Virtual Page nº0
Virtual Page nº1 Virt. Page nºX-1 M-2:M-1:0:1:2:P-1:P:P+1:2P-1:2P:Physical Address SpacePAM-P:Physical Page nº0
Physical Page nº1
Phys. Page nºY-110X01VPN=⌊VA÷P⌋YPPN=⌊PA÷P⌋42}Physical Page nº42011101011100101110010010010110011010000001011010100011000101100110100000010110100111000101011001100011000101100111001100
Rôle de la Memory Management UnitN-2:À chaque accès mémoire, "traduire» leVPN en son PPN 17/42
Traduction d"adresses : principe
un Virtual Address Space = une "vue» sur la mémoire ph ysique en vérité chaque donnée est toujours bien stockée en DRAM mais visible depuis le CPU seulement à uneadresse vir tuelleAlgorithme de traduction VA7→PA (implémenté par la MMU)1)calculer VPN = ⌊VA÷P⌋etPO = V Amod P
autrement dit, VA = VPN×P + PO •PO =P ageOffset = position à l"intér ieurde la page 2) trouv erlePPN correspondant au VPN
dans un annuaire appelé laT ablede P agination
= Page TablePT 3 ) calculerP A= PPN ×P + PO
offset identique dans la page virtuelle et la page physique18/42Implémentation des calculs d"adresses
Taille de page = P = 2
pdonc :Exemple avec m=n=16 et p=10 :1011010010100110?
???????VirtualAddress(nbits) =1011010010100110????VirtualPageNumber (npbits) PageOffset(pbits) 0010100110011010?PhysicalPageNumber (mpbits) =0110100010100110?
???????PhysicalAddress(mbits) PageTable: VPN?→PPNPPO= VPO 19/42Implémentation de la table de pagination
PT = dictionnaire = "tab lede correspondances» = lookup table une clé = un nº de pages virtuelle VPN une valeur = un nº de page physique PPN + des métadonnées une paire clé+v aleur = uneP ageT ableEntr y
PTE PT elle-même stockée en mémoire principale beaucoup trop de PTE pour tenir en entier dans la MMU autrefois : tableau exhaustif. aujourd"hui : arbre de recherche consultation : implémentée en matériel par la MMURappel : 1 processus = 1 VAS = 1 PT
20/42Mémoire virtuelle paginée : à retenirCPUMMUPAS0123VAS0123VPNPPN012312VPNPPNØØPTVA=VPN.POPA=PPN.POAABBCD
1)CPU demande à accéder à une
adresse vir tuelle V A 2) MMU consulte le bon PTE (dans la PT) pour connaître le PPN 3)MMU tr ansmetla requête tr aduiteP Asur le
b ussystème 4) réponse tr ansmiseau CPU sans inter ventionde la MMU 21/42Plan
1. La mémoire virtuelle : intuitions et motivation
2. Pagination et traduction d"adresses
3. Memory swapping : pagination à la demande
4. Gestion de la mémoire physique
5. Protection, Isolation et partage
22/42Pagination à la demande : principe
utiliser le disque pour "agrandir la mémoire vive» utiliser la DRAM comme un cache du disque CPUDRAMDiskVASPAS0123012336373839ABCABBACMMU Problème : et si le programme accède à sa page n o2? et no3? 23/42Table de pagination : PTE valide vs PTE invalide
Page Virt. n
o3 : existe sur le disque maispas chargée en DRAM en VOswapped-outouuncachedPage Virt. n
o2 : n"existe pas du tout :adresses vir tuellesin utilisées en VOunallocatedouunmappedDu point de vue de la MMU :
page présente en DRAM = accès possible =PTE v alide
page absente de DRAM = accès impossible =PTE in valide
implem : un drapeau (booléen) dans le PTE : le"valid bit» 24/42Accès à une page virtuelle au PTE invalide
Quand un processus accède à une page invalide :MMU lève une interruption logicielle (trappe)
•CPU saute dans le noyau et exécute l"ISR associéeIdée : noter le n
ode secteur dans la PTE, à la place du PPN!Exemple :
PTE valide?n ode page physique ou n ode secteurPTE n o0vPP n o2PTE n o1vPP n o0PTE n o2iØ PTE n o3isecteur no38(en vrai c"est un peu plus compliqué, cfvm_area_structdans Linux mais l"idée est la même)25/42
Défaut de page : déroulement temporel
1.CPU demande une cer taineadresse vir tuelle
2.MMU trouv eun PTE in validedans la PT
3.MMU en voieune requête d"interr uption
4. OS vér ifieque la page vir tuelledemandée e xistebien 5.OS trouv eune page ph ysiquelibre
il faut parfois décharger ( swap out ) une autre page 6.OS charge (
swap in ) la page demandée depuis le disque •exécution d"un autre processus pour rentabiliser le CPU 7. lorsque page chargée : OS met à jour le PTE dans la PT 8.OS rend la main au processus d"or igine
accès mémoire ré-exécuté, cette fois avec succès •toujours "invisible» pour le programmeur 26/42Pagination à la demande VS performances
Temps d"accès moyen : Average Memory Access Time AMAT = page hit time + (page fault rate×page fault penalty)quotesdbs_dbs50.pdfusesText_50[PDF] biyoloji lys 2017
[PDF] biyoloji soru bankası pdf
[PDF] biyoloji test ygs
[PDF] bjelovar info medij
[PDF] bk 789 ne demek
[PDF] blablacar marketing mix
[PDF] blablacar stratégie marketing
[PDF] blanche neige ce1
[PDF] blanche neige grimm analyse
[PDF] blanche neige histoire courte
[PDF] blanche neige histoire originale pdf
[PDF] blanche neige perrault
[PDF] blanche neige texte court
[PDF] blé dur simeto