Chapitre I Les circuits logiques programmables PDF

3.7 Présentation du logiciel de simulation ModelSim: . pas à pas du processus d'implémentation effectué par le logiciel Xilinx ISE (Integrated.

Instrumentation scientifique reconfigurable 1 Introduction 2 Outils de

12 mai 2008 l'ISE (Integrated Software Environment propriétaire Xilinx lors de la synth`ese du code en fin de conception du projet ...

Chapitre I Les circuits logiques programmables

donner un aperçu sur le logiciel de développement ISE. Présentation et généralités sur les FPGAs de la famille Xilinx ............................ 17.

Etude simulation et implémentation de la PLL sur FPGA

11 juil. 2019 compréhension tout au long de ce projet ... [25] "Introduction au logiciel Xilinx ISE 9.2i"https://docplayer.fr/.

architecture dun processeur dédié aux traitements de signaux

This Ph.D. thesis is related to the design of a new architecture of ultrasound de l'utilisation des ressources du FPGA 3s1500lfg320-4 de XILINX par.

Chapitre I Les circuits logiques programmables

donner un aperçu sur le logiciel de développement ISE. Présentation et généralités sur les FPGAs de la famille Xilinx ............................ 17.

Etude et Implémentation Pipeline sur FPGA de Lalgorithme de

programmable FPGA chip of XILINX Virtex type of communication system AES synthesis using XST synthesizer ISE 9.2i Foundation. Key words: pipeline FPGA

THESE

4.14 Gestion de mémoire pour le module de codage Intra … Introduction générale … ... Xilinx ISE : Environnement de développement intégré ;.

Chapitre I Les circuits logiques programmables

donner un aperçu sur le logiciel de développement ISE. Présentation et généralités sur les FPGAs de la famille Xilinx ............................ 17.

Habilitation à Diriger les Recherches DEVANT LUNIVERSITÉ DE

développement en 2010 sont estimés à 60 millions $ répartis entre le développement du logiciel des futurs systèmes (2/3 du coût) et le matériel (tiers

Introduction au logiciel Xilinx ISE 92i: Saisie de schémas et flot de

Électronique Numérique Avancée TP n 1 : Introduction au logiciel Xilinx ISE 9 2i: Saisie de schémas et flot de conception

TP N 1 Guide pratique d initiation a XILINX ISE 92i - DocPlayerfr

LAII51 ISET DE GABES LAII 5 ENSEIGNANT : M TAYARI LASSAAD CLASSE : LAII51 TP N 1 Guide pratique d initiation a XILINX ISE 9 2i 1- Introduction 1 1 Survol

[PDF] XILINX

10 mai 2022 · Dans ce chapitre nous allons présenter le matériel et les outils Software utilisés dans le cadre de ce projet citant la carte Basys 2 et le

Fascicule de TP Fpga PDF VHDL - Scribd

Guide pratique d'initiation a ENSEIGNANT : M TA YA RI LASSAAD XILINX ISE 9 2i CLASSE : LAII51 1- Introduction 1 1 Survol ISE Foundation 9 2 est un

TP 1 PDF VHDL Circuit électrique - Scribd

Au démarrage (Xilinx ISE 9 2i*) créer un nouveau projet : choisisser votre répertoire entrer le nom du projet et choisir en Top Level Source Type HDL

[PDF] Chapitre I Les circuits logiques programmables

? Le premier chapitre est consacrée au traitement des circuits logiques programmables selon leur ordre chronologique d'événements jusqu'à l'invention des FPGA

[PDF] Implémentation dune instrumentation sur un FPGA » - UMMTO

3 7 Présentation du logiciel de simulation ModelSim: pas à pas du processus d'implémentation effectué par le logiciel Xilinx ISE (Integrated

[PDF] Instrumentation scientifique reconfigurable - Free

12 mai 2008 · 2 – Capture d'écran du logiciel fourni par Xilinx fonctionnel sous GNU/Linux pour synthétiser le code VHDL `a destination du FPGA Spartan3

[PDF] Habilitation à Diriger les Recherches DEVANT LUNIVERSITÉ DE

L'objectif de ce projet consiste à définir une méthodologie d'exploration d'un système (à la fois matériel et logiciel) en se basant sur des techniques de

République Algérienne Démocratique et Populaire Ministère de l'Enseignement Supérieur et de la Recherche Scientifique

Université Mouloud MAMMERI, Tizi-Ouzou

Faculté de Génie Electrique et d'Informatique

Département d'Automatique

MEMOIRE DE FIN D'ETUDES

En vue de l'obtention du diplôme

MASTER ACADEMIQUE EN AUTOMATIQUE

OPTION : COMMANDE DES SYSTEMES

Thème

Proposé par : Mr.MELLAH Rabah Présenté par : AFETTOUCHE Malik

Dirigé par : Mr.MELLAH Rabah

Soutenu le : / /2013

Commande d'un robot en position à base d'une

carte FPGA.

Promotion 2013

Remerciements

En premier lieu je remercie le bon DIEU le tout puissant et le créateur u[avoir facilité le chemin

et qui ma donné durant toutes ces années la santé, le courage à la fois en moi même pour arriver à

ce jour. Je tiens à remercier vivement mon promoteur Mr MELLAH RABAH pour ses conseils et ses µPPš]}v'µ]u[ont permis de mener à bonne fin mon bon travail. Je tiens aussi à remercier tout ce qui u[ apporté leur assistance et leur encouragement.

Dédicaces

Je dédie ce modeste travail à :

A mes chers parents.

uZOEˆµOEX

A mes amis du village.

uu]µo[µv]ÀOE]š X

A toute ma famille.

A toute la promotion Automatique 2013.

Résumé :

Les travaux de recherche présentés dans ce mémoire ont porté sur la réalisation

Gate Array) et son implantation. Dans ce contexte, ce travail est scindé en 3 chapitres principaux : ¾Le premier chapitre est consacrée au traitement des circuits logiques programmables nous intéressons particulièrement aux FPGA de la compagnie XILINX de la famille

VIRTEX-5.

qui est le langage VHDL. Ce langage est présenté en détail et on finira ce chapitre par donner un aperçu sur le logiciel de développement ISE.

¾Le troisième chapitre a débuté par une description du robot ensuite des généralités sur

les moteurs pas à pas puis on a fait un petit aperçu sur notre application en citant les

différents procédés utilisé pour la conception matérielle et logiciel et en finira par les

résultat de simulation. Et enfin, nous terminons notre travail par une conclusion générale.

Liste des figures :

Figure 1.3 : Architecture interne des FPGAs

Figure 1.4 Les différents secteurs d'un FPGA

F IGURE 1.6 : Concept architectural de base des FPGAs

Figure 1.9: le circuit FPGA virtex-5

Figure 1.10: la caractéristique de la famille Virtex-5 de avec 6 entrées pour les LUTs

Figure3.1 : la structure du robot

Figure 3.2 : moteur pas à pas

Figure3.3 : moteur à réluctance variable

Figure3.4 : Mode unipolaire

Figure3.5 : moteur pas à pas bipolaire

Figure3.6 : mode bipolaire

Figure3.7 : Structure générale de commande de machines électriques (moteur pas à pas) Figure 3.8: description globale de circuit du système Figure 3.9: Le circuit de la carte de puissance des moteurs pas à pas

Figure3.11 : résultat de simulation

NOMENCLATURE

Sigles utilisés

PLD : circuits logiques programmables (programmable logic device).

EPLD : Erasable Programmable Logic Device.

CPLD : Complex programmable logic device.

FPGA : Field programmable Gate Array ou encore réseau de cellules logiques programmables.

CLB : Blocs logiques configurables.

LUT : Look-Up Table.

VHDL : Very High Speed Integrated Circuit Hadware Description Language.

Sommaire

Introduction générale ...................................................................................... 1

Chapitre I : les circuits logiques programmables

1. Introduction ..................................................................................................................... 3

2. Définition des PLD .......................................................................................................... 3

3. ........................................................................................ 4

4. Les différentes familles de PLD .................................................................................... 5

4.1. Les PALs ............................................................................................................. 5

4.1.1. Les PALs combinatoires (simple) ...................................................................... 5

4.1.2. Les PALs séquentielles .................................................................................... 6

a. Les PALs à registre (FPLD) ................................................................................ 6

b. Les PALs asynchrone registre ........................................................................... 6

c. Les PALs versatiles (VPAL) .............................................................................. 6

4.2. Les GALs ............................................................................................................. 6

4.3. Les EPLDs ............................................................................................................ 7

4.4. Les CPLDs ........................................................................................................... 8

4.5. Les FPGAs ............................................................................................................ 9

5. Etude des FPGAs ............................................................................................................. 9

5.1. Généralité ............................................................................................................. 9

5.2. Les différents types de FPGA ............................................................................... 9

5.2.1. Les FPGAs du type anti fusible ....................................................................... 11

5.2.2. Les FPGAs du type SRAM ............................................................................. 11

6. Etude de la structur .......................................................... 12

6.1. Les cellules logiques de base ............................................................................... 12

6.1.1. -sorties ........................................................................... 12

6.1.2. Les macro-cellules .......................................................................................... 13

6.2. Réseau interconnexion ......................................................................................... 14

6.2.1. Les interconnexions à usage générale .............................................................. 15

6.2.2. Les interconnexions directes ........................................................................... 15

6.2.3. Les longues lignes ........................................................................................... 15

6.3. Les éléments de mémorisation ............................................................................. 15

6.4. Les éléments de contrôle ....................................... 16

6.5. Les éléments de routage ....................................................................................... 16

7. Etude des FPGA de la famille Xilinx ............................................................................ 17

7.1. Présentation et généralités sur les FPGAs de la famille Xilinx ............................ 17

7.2. La famille VIRTEX-5 .......................................................................................... 18

7.2.1. -5 ........................................................ 18

7.2.2. Les IOB .......................................................................................................... 18

7.2.3. Les blocs logiques de base de la Virtex-5, Configurable Logic Block (CLB) ... 19

7.2.4. Les interconnexions ........................................................................................ 20

8. Conclusion .................................................................................................................... 20

Chapitre II : utilisation du langage VHD

1. Introduction ................................................................................................................... 22

2. Historique ...................................................................................................................... 23

3. Definition du language VHDL ....................................................................................... 23

4. La str ............................................................................ 24

4.1. Declaration des bibliothèques ..................................................................................... 24

4.2. ................................................................................................. 24

4.2.1. /sortie ....................................................................................... 25

4.3. Les architectures ......................................................................................................... 26

4.3.1. Description comportementale ............................................................................ 27

a. Sous forme de flow de données(DATAFALOW) .................................................. 27

b. Sous f ................................................................... 28

4.3.2. Description structurelle ..................................................................................... 28

c. Déclaration des signaux internes destinés à interconnecter les composants .... 28

d. Déclaration des composants utilisés ................................................................ 29

e. Représentation de la réalisation des différentes interconnexions des composants

déclarés dans la partie déclarative .................................................................. 29

4.3.3. Description Mixte ............................................................................................. 29

5. Les instructions concurrentes et séquentielles ................................................................ 30

5.1. Les instructions concurrentes ...................................................................................... 30

5.1.1. .......................................................................................... 30

5.1.2. .............................................................................. 30

5.1.3. ....................................................................................... 31

5.1.4. Les opérateurs ................................................................................................... 32

a. Opérateur de concaténation : & ......................................................................... 32

b. Opérateurs logique ........................................................................................... 32

c. Opérateurs arithmétiques .................................................................................. 32

d. Opérateurs relationnels ..................................................................................... 33

5.2. Les instructions séquentielles ...................................................................................... 34

5.1.1. .......................................................................................... 34

5.1.2. L'instruction conditionnelle .............................................................................. 35

5.1.3. L'instruction de choix ....................................................................................... 36

6. Définition de process .................................................................................................. 37

7. Les fonctions et procédures ....................................................................................... 38

7.1. Rôle, principe et fonctionnement ........................................................................... 38

7.2. La déclaration des fonctions et procédures ............................................................. 39

8. Les attributs ................................................................................................................... 39

9. Paquetage ..................................................................................................................... 39

10. Les différences avec un langage de programmation ........................................................ 40

11. Les avantages du langage VHDL ................................................................................... 41

12. Environnement ISE ........................................................................................................ 42

13. Conclusion ..................................................................................................................... 42

1. Introduction ................................................................................................................... 44

2. Description du robot ...................................................................................................... 44

3. Les moteurs pas à pas .................................................................................................... 44

3.1.Généralité sur les moteurs pas à pas ...................................................................... 44

3.2.Les différents types de moteur pas à pas ............................................................... 46

3.2.1. Moteur à réluctance variable .................................................................. 46

3.2.2. Moteur à aimant permanent ................................................................... 47

a. Le mode unipolaire ............................................................................... 47

b. Le mode bipolaire ................................................................................. 48

3.2.3. Moteur hybride ..................................................................................... 48

3.3.Configurations interne de pas à pas ...................................... 49

3.3.1. Les moteurs à 6 fils ................................................................................ 49

3.3.2. Les moteurs à 4 fils ................................................................................ 49

3.4.La comparaison entre les trois types de moteur pas à pas ....................................... 49

3.4.1. pour les moteur Moteurs à réluctance variable ...................................... 49

3.4.2. Pour les moteurs à aimant permanent .................................................... 49

3.4.3. Pour les moteurs hybrides ..................................................................... 49

4. Commande par une carte FPGA ................................................................... 50

4.1.mmande des machines électriques ........................ 50

4.2.La structure générale de commande de machines électriques est essentiellement

constituée de quatre parties ................................................................................... 50

5. Description de la carte de commande (FPGA) ............................................................... 51

5.1.Disposition du la carte FPGA dans le circuit ........................................................ 53

6. La commande des moteurs pas a pas ............................................................................... 53

6.1.Les cartes de puissance utilisée pour la commande des moteurs pas à pas ............. 53

6.2.Présentation du circuit L293D ............................................................................... 53

6.3.Bloc du circuitL293D ..................................................................... 54

7. Organigramme de commande ........................................................................................ 54

7.1.Organigramme du fonctionnement global de système ............................................ 55

7.2.Organigramme du premier moteur ....................................................................... 56

8. Résultats de simulation ................................................................................................. 57

8.1.description des signaux ......................................................................................... 57

8.2.Simulation ............................................................................................................ 57

9. Interprétation des résultats ............................................................................................. 58

10. Conclusion ..................................................................................................................... 59

Conclusion générale ...................................................................................... 61

ANNEX ........................................................................................................... 63

Référence bibliographique ............................................................................ 77

Introduction générale

Page 1

Introduction générale :

se réunis plusieurs spécialités en vue de réaliser une entité pourvue de er opérateur humain ou de er carrément. che sur la

robotique industriel, car dans les années 80 les bras manipulateurs industriels sont très

DSSRUWHQWSOXVGHSUpFLVLRQHWUDSLGLWpquotesdbs_dbs12.pdfusesText_18