Les périphériques de stockage ou Périphériques dentrée-sortie ou
Les disquettes ont la même structure que les disques durs. La différence entre les deux est que les disquettes sont amovibles et qu'elle ne sont composées que d
Les entrées/sorties Les périphériques
périphériques le processeur central
Les périphériques
Contrairement aux périphériques d'entrée ou de sortie les périphériques de stockage permettent un échange d'informations avec l'unité centrale dans les deux
Les trois types de périphériques Les trois types de périphériques :
Les périphériques d'entrée-sortie qui opèrent dans les deux sens : un lecteur de CD-ROM ou une clé USB par exemple
Matériaux et objets techniques
de sortie et les périphériques d'entrée et de sortie (ou périphérique de stockage). Un poste informatique est composé d'une unité centrale d'un écran
LES FONCTIONS DU MATERIEL INFORMATIQUE LES
LES PERIPHERIQUES D'ENTREE ET DE SORTIE / LES SUPPORTS DE STOCKAGE de périphériques selon le sens de circulation de l'information (entre le périphérique ...
Leçon 2 : Les périphériques et les supports de stockage
Les périphériques d'entrée sortie : Ils permettent l'échange des informations depuis et vers l'unité centrale d'un ordinateur. Exemples :.
Optimisation du trafic iSCSI (Internet Small Computer System
transfert de données entre les ordinateurs et les périphériques d'entrée/sortie (E/S) tels que les périphériques de stockage. SCSI est construit dans une
-VARI- Systèmes dexploitation
processeurs mémoire centrale
a) De quoi est composé un ordinateur : Dune unité centrale et de
1 - Découverte de l'ordinateur et de ses périphériques Sortie. Disque Dur Externe. Stocker des fichiers informatiques. Entrée / Sortie. Scanner.
Les entrées/sorties
Les périphériques
yLa fonction d'un ordinateur est le traitement de l'information (fonction réalisée au niveau de la mémoire et l'UC). L'ordinateur acquiert cette information et restitue cette information au moyen d'E/S 2La fonction de communication
yLes échanges d'informations entre les périphériques, le processeur central, la mémoire centraleEntrée
Traiter
Sortie
3Entrées/Sorties
yLes périphériques yDispositifs matériels permettant d'assurer les échanges d'informations en entrée et en sortie entre l'ordinateur et l'extérieur ou de stocker de manière permanente des informations Clavier Souris Imprimantes Écrans, ... 4Simple Configuration des E/S
Contrôleur E/S
Composant E/S
yDans le modèle LMC yE/S modélisées par des paniers IN/OUT yDans un ordinateur réel ces derniers sont remplacés par un contrôleur 5Contrôleurs E/S
y Communication entre les modules du processeur et les périphériques yLe but est d'adapter la diversité des périphériques (débit, tps de réponse, format des données, etc.) à une interface commune obéissant aux normes adoptés par le constructeur yDouble nature Communication avec la mémoire centrale et le microprocesseur Au travers de bus dits bus d'extension (ISA, USB, PCI, ...) Communication avec les périphériques Pilotage 6Entrées/Sorties
Processeur
centralMémoire
cacheMémoire
centraleUnité d'échange
Réseau
Bus 7Copyright 2010 John Wiley & Sons, Inc.
7Exemples de composants E/S
8Gestion des entrées-sorties
yTrois méthodes de gestion des entrées- sorties yLa liaison programmée yLes entrées-sorties pilotées par les interruptions yL'utilisation d'un dispositif permettant des accès directs à la mémoire, DMA 9Liaison programmée
yModèle le plus simple dans lequel le contrôleur E/S est connecté à une paire de registres E/S (donnée&adresse) dans le CPU via un bus yProcesseur central est totalement utilisé pour contrôler et piloter les échanges avec le périphérique yTransfert d'un mot à la fois; le CPU reste bloqué durant toute la durée de l'échange 10Liaison programmée
yAnalogie entre les registres et les panier IN/OUT du modèle LMC yEn pratique, il y a plusieurs périphériques connectés au CPU (on utilise le champ d'adresse de l'instruction E/S;LMC - capacité d'adresser 100 E/S)
yCommunication très lente yUtilisation: yClavier d'ordinateur ycommunication avec des contrôleurs E/S 11Liaison programmée
yLe processeur fait une attente active: il attend que le périphérique soit libre en exécutant des instructions yMode de gestion est inefficaceOccupation unité centrale (UC)
UC système
WordPériphérique
1 233 4 Schéma temporel: Entrées-sorties programmées 12
Copyright 2010 John Wiley & Sons, Inc.
12Liaison programmée, Exemple
13Copyright 2010 John Wiley & Sons, Inc.
13Liaison programmée, Exemple
149-14
Entrées-sorties pilotées par les interruptions yInterruption ySignal qui force le processeur à l'interrompre l'exécution du programme en cours pour lancer une procédure spéciale appelée procédure d'interruption ylibère CPU de l'attente d'événements yFournis un contrôle d'E/S extérieur yExemples yEntrée imprévue ySituation anormale yInstructions illégales ymultitâches, multiprocesseurs 15 Entrées-sorties pilotées par les interruptions yLe périphérique utilise le mécanisme des interruptions pour signaler qu'il est prêt yTous les périphériques signalent unévénement au processeur par le biais d'une
ligne d'interruption unique en positionnant le signal correspondant yPour prendre en charge les interruptions leSystème d'exploitation dispose d'un ensemble
de programmes de gestion des interruptions yÀ la réception d'une interruption le programme en cours d'exécution est arrêté au profit du programme de gestion d'interruption 16Copyright 2010 John Wiley & Sons, Inc.
9-16Le CPU - cycle de la gestion des interruptions
yCycle Fetch / Execute yCycle de la gestion des interruptions HALT STARTFetch Next
Instruction
Execute
Instruction
Check for
Interrupt
Interrupts Disabled
Process
Interrupt
17Copyright 2010 John Wiley & Sons, Inc.
9-17Interruption
18 yPoint de vue de l'utilisateur yPossession en permanence le processeur sauf pendant les périodes où le processeur est attribué au programme de gestion de l'interruption et du pilote yTraitement en tâche de fond WordPilote imprimante
Système d'interruptions
Périphérique
Schéma temporel: Entrées-sorties pilotées par interruptions Entrées-sorties pilotées par les interruptions 1919Gestions des interruptions
yComment l'ordinateur identifie le périphérique demandant une interruption? yQue se passe t-il si une interruption arrive alors que l'ordinateur en traite déjà une autre? yQue se passe t-il si plusieurs interruptions arrivent en même temps? yPriorité? 2020Gestions des interruptions
yComment l'ordinateur identifie le périphérique demandant une interruption? yScrutation yIdentification du composant par scrutation, en interrogeant, tous les périphériques yInterruption "vectored" yLe périphérique après avoir déposé un signal d'interruption, place sur le bus de communication l'identification de l'interruption yMatériel supplémentaire 21Copyright 2010 John Wiley & Sons, Inc.
21Interruptions "vectored"
22Copyright 2010 John Wiley & Sons, Inc.
22Scrutation
23Copyright 2010 John Wiley & Sons, Inc.
23Traitement de multiples interruptions
24Accès direct à la mémoire
yMécanisme d'interruptions est efficace yToutefois il ne faut pas que le temps utilisé par le processeur pour le programme de gestion d'interruption et du pilote soit trop important. Solution: Diminuer le nombre d'interruptions Chargement à partir de la mémoire principale sans utilisation du processeur central Dispositif DMA (Direct Memory Access) Composant matériel comprend -Un registre d'adresse -Un registre de comptage -Un registre de commande (lecture ou écriture) -Une zone tampon permettant le stockage de données -Un composant actif, de type processeur 2525Accès direct à la mémoire
yLe dispositif DMA est un composant matériel permettant d'effectuer des échanges entre mémoire centrale et unité d'échange sans utilisation du processeur yLe DMA se charge entièrement du transfert d'un bloc de données yLe CPU initialise l'échange en lui donnant l'identification du périphérique concerné, le sens du transfert, l'adresse en mémoire centrale du premier mot à transférer et le nombre de mots concernés par l'échange yLorsque l'échange est terminée, le DMA signale au CPU que l'opération est terminée par interruption 26Accès direct à la mémoire
yDMA yPendant tout le temps de l'opération d'e/s le processeur central est libreOccupation UC
UC Système
UC Utilisateur
Périphérique
Schéma temporel d'exécution avec un mécanisme de DMALe processeur est libre
2727
Accès direct à la mémoire
yPour les petits transferts il est préférables d'utiliser la liaison programmée, c'est aussi le cas pour l'initialisation et le contrôle d'un transfert DMA yExemple: Écriture/Lecture d'un bloc mémoire sur un disque 28Bus yBus yLignes associées aux données, adresses, contrôle (horloge, interruptions, lecture/écriture, exceptions, etc.) yUn PC actuel est organisé autour d'un (non exhaustif) yBus CPU yBus PCI (32/64-bits de largeur) y(qqfois) un bus ISAquotesdbs_dbs22.pdfusesText_28
[PDF] une entreprise
[PDF] 64 Trait d 'union - ccdmd
[PDF] Sujet Mars2014-rattrappage 2013-DNB-Maths - Collège JY
[PDF] 01b - C 'est Pas Sorcier - L 'eau en dangerpub - Bruce Demaugé
[PDF] 01a - C 'est Pas Sorcier - L 'eau de la source au - Bruce Demaugé
[PDF] Depuis Septembre 1994, le camion - atelier de C 'EST PAS
[PDF] LA MATIERE ETATS ET CHANGEMENTS D 'ETATS DE L 'EAU
[PDF] 01a - C est Pas Sorcier - L eau de la source au - Bruce Demaugé
[PDF] ADRESSE bien présentée
[PDF] Emploi des jeunes - Conseil Economique Social et Environnemental
[PDF] La traduction, mode d 'emploi
[PDF] Doing Business 2017
[PDF] génie civil et infrastructures - Oiq
[PDF] Les premiers transports