Architectures Avancées des Ordinateurs

Janvier 2004 Architectures Avancées des Ordinateurs ; J. Weiss 1

Architectures Avancées

des

Ordinateurs

Jacques WEISS

Équipe de recherche ETSN

Supélec Campus de Rennes

Jacques.Weiss@supelec.fr

http://www.rennes.supelec.fr/ren/fi/elec Janvier 2004 Architectures Avancées des Ordinateurs ; J. Weiss 2

Plan du cours

Constitution d'un ordinateur

Fonctionnement de la mémoire

Hiérarchie

Caches

DRAM, SDRAM, RDRAM, ...

Mémoire virtuelle

Processeur de base

Structures accélératrices

Prédiction de branchement

Superscalaire

Pipeline

Processeurs CISC

Processeurs RISC

Processeurs Pseudo-CISC

Architectures SIMD

Architectures VLIW

Structures Multiprocesseurs

Évolutions technologiques et tendances

Janvier 2004 Architectures Avancées des Ordinateurs ; J. Weiss 3

Processeur

(CPU)

Constitution d'un Ordinateur

Unité de

commande

Unité

d'entréeUnité de sortie

Registres

ALU

Mémoire

bus d'adressesbus de données bus d'entréebus de sortie Janvier 2004 Architectures Avancées des Ordinateurs ; J. Weiss 4

Technologie des ordinateurs

La machine dont on a besoin coûte toujours $2.000

1983 : IBM-PC/XT : ~2.000 €

1987 : IBM-PC/AT : ~2.000 €

1991 : IBM-PC/486 : ~2.000 €

1997 : IBM-PC/PII : ~2.000 €

2001 : IBM-PC/P4 : ~2.000 €Loi de Machrone :

Loi de Moore :

Le nombre de transistors intégrés sur silicium double tous les 18 à 24 mois Janvier 2004 Architectures Avancées des Ordinateurs ; J. Weiss 5

Constitution d'un Ordinateur

(suite) •Le coeurest le PROCESSEUR •Les poumonssont réalisés par la mémoire •les artèressont constituées par des busde communication Les performances de l'ensemble sont déterminées par le plus lent des organes ou par les capacités de communication entre ceux-ci Janvier 2004 Architectures Avancées des Ordinateurs ; J. Weiss 6

Architectures de Processeurs

ZISC:Zero Instruction Set Computer

Autrement dit : Processeur Câblé (et donc PAS programmé)

CISC:Complex Instruction Set Computer

Processeur possédant un jeu d'instructions fourni de longueur et de temps d'exécution variables.

RISC:Reduced Instruction Set Computer

Processeur possédant un jeu d'instructions réduit de longueur et de temps d'exécution fixes

VLIW:Very Long Instruction Word

Processeur traitant des instructions de type RISC regroupées de manière à être exécutées explicitement en parallèle. Janvier 2004 Architectures Avancées des Ordinateurs ; J. Weiss 7

Architectures de Processeurs

(historique) Les premiers processeurs (apparus au début des années 70) étaient majoritairement basés sur une approche CISC/Von Neumannavec une architecture mono-bus. C'est au milieu des années 1980 que sont apparus les premiers concepts RISC permettant de mieux exploiter la technologie silicium. Au cours des années 1990, une nouvelle approche a vu le jour : VLIW ; elle est basée sur le fait que les autres architectures sont asphyxiées par la faible bande-passante avec la mémoire et deviennent trop complexes (prédiction de branchement, ...). Les ordinateurs commencent à être confrontés aux limites technologiques de propagation des signaux(vitesse de la lumière : 30 cm/ns) ; pour s'affranchir de ces contraintes, il est impératif d'augmenter la densité d 'intégration. Janvier 2004 Architectures Avancées des Ordinateurs ; J. Weiss 8

Classification des

Architectures Parallèles

Parallel Architectures (PA)

Function-Parallel Architectures

Process-level PAsInstruction-level PAs Thread-level PAsData-Parallel Architectures

DPs ILPs MIMDs

Vector

Architectures

Associative

And Neural

ArchitecturesSystolic

ArchitecturesSIMDs

Pipelined

ProcessorsSuperScalar

ProcessorsVLIWsDistributed

Memory

MIMDShared

Memory

MIMD CMPs

Intel MT

(Multi-Threading) Janvier 2004 Architectures Avancées des Ordinateurs ; J. Weiss 9

Architecture de base des Processeurs

ALU

Accumulateur

NH VZ C

Décaleur

8bus de données

Registres 8 bits

(données) PC SP IX bus d'adresses16

Registres 16 bits

(adresses)

Mémoire

Code opératoire

Décodage

Opérandes

Exécution

RésultatMicroprocesseur

Exemple :

8080(Intel 72)

8.000 Transistors

Boîtier 40 broches

Janvier 2004 Architectures Avancées des Ordinateurs ; J. Weiss 10

Performances d'un processeur

Temps par tâche= I.C.T

I= nombre d'instructions/tâche.

C= nombre de cycles/instructions.

T= temps de cycle.

AMÉLIORATION DES PERFORMANCES

Paramètre I

Augmenter le jeu d'instructions du µP ; instructions de + en + complexes

Architectures CISC et VLIW

Paramètre CNécessite le traitement simultané de plusieurs instructions - structures pipeline, - structures parallèles, superscalaires

Paramètre TAmélioration de la technologie, réduction de la durée des opérations élémentaires

- structures Super-Pipelinequotesdbs_dbs2.pdfusesText_2

[PDF] Architectures Avancées des Ordinateurs - Laboratoire IBISC

Architecture des ordinateurs - IGM

Chapitre 1 : Architecture des ordinateurs

Architecture des Ordinateurs (AO) - univ-bechardz