[PDF] [PDF] ARCHITECTURE DES ORDINATEURS Corrigé Examen Décembre

[PDF] Examen final – INF2500 Architecture des ordinateurs,

Examen final – INF2500 Architecture des ordinateurs, Automne 2001 horloge du processeur sur le RAS et 6 périodes horloge du processeur sur le CAS

[PDF] TD Architecture des ordinateurs

TD Architecture des ordinateurs 2) On dispose de 4 processeurs avec leur propre jeu d'instruction instructions du langage machine du processeur sont:

[PDF] ARCHITECTURE DES ORDINATEURS Corrigé Examen Décembre

ARCHITECTURE DES ORDINATEURS Corrigé Examen Décembre 2011 On suppose que le processeur utilisé a un cache données de 64 Ko, avec des 

[PDF] Examen Architecture des Ordinateurs Aucun document autorisé

quelle taille mémoire le processeur peut-il adresser ? 2 quelle est la taille du cache ? 3 on acc`ede successivement aux données D1, D2, , 

[PDF] Examen dArchitecture des Ordinateurs Ecole Polytechnique - Cours

La sortie du registre RN2 est également connectée au bus Le processeur ne dispose pas d'instructions spécifiques pour lire/écrire dans ces registres Il utilise  

[PDF] Architecture des ordinateurs - Cours, examens et exercices gratuits

Processeur (CPU): traite les données et envoie des ordres aux autres composants 8 F Z BELOUADHA Architecture des ordinateurs 1ère année Filière Génie 

[PDF] Architecture des ordinateurs Corrigé de lexamen

Vos réponses aux questions de cours pourront comporter des exemples 1 1 Pipeline Expliquez, en moins d'une page, ce qu'est un processeur pipeliné et l' 

[PDF] Architecture de lordinateur - Université Paris-Dauphine

2 Circuits combinatoires 30 3 Circuits logiques séquentiels 34 Problèmes et exercices 40 3 Ordinateur et processeur 51 1 Architecture de von Neumann

[PDF] Recueil dexercices corrigés en INFORMATIQUE I - USTO

(Architecture de l'ordinateur, logiciels de bureautique et Internet et technologie pour bien préparer leurs contrôles continus et examens du Semestre 1 l'achat des périphériques suivants : Processeur, Disque Dur, Carte Mère Exercice 6

[PDF] Examen – Architecture des ordinateurs - IGM

Expliquer en quelques lignes le principe de pipelining 2 On suppose que l'on dispose d'un processeur pipeliné à 5 étages dont le temps de cycle est de 0 4ns  

[PDF] exercices corrigés sur les mémoires pdf

[PDF] architecture des ordinateurs 2eme année informatique

[PDF] architecture des ordinateurs ppt

[PDF] architecture des ordinateurs openclassroom

[PDF] analyse du centre georges pompidou

[PDF] piano & rogers

[PDF] structure centre pompidou

[PDF] faire un exposé sur le centre pompidou paris

[PDF] architecte centre pompidou metz

[PDF] gerberette

[PDF] centre pompidou materiaux

[PDF] centre pompidou metz architecture pdf

[PDF] les temples égyptiens

[PDF] architecture et technologie des ordinateurs pdf

[PDF] td architecture des ordinateurs corrigé

Université Paris Sud 2011-2012

Licence d"Informatique (L313)

1/8

ARCHITECTURE DES ORDINATEURS

Corrigé Examen Décembre 2011

3H - Tous documents autorisés

Les questions sont indépendantes

On utilise le jeu d"instructions ARM.

PROGRAMMATION ASSEMBLEUR

PREMIERE PARTIE

Soit le code C

int a, b; short c; unsigned char d; // Les adresses de a, b, c, d sont initialement // dans R1, R2, R3, R4 a= (int) c;

b= (int) d +"¹Ɏ¯´¹º¸»©º¯µ´¹Ɏ´Ô©"¹¹§¯¸"¹Ɏ"ºɎ²"¹Ɏ³µª"¹Ɏªȟ§ª¸"¹¹§"Ɏª»Ɏ°"»Ɏªȟ¯´¹º¸»©º¯µ´¹Ɏ 1,Ɏ¹µ´ºɎ¸§ "²Ô¹Ɏ

Question 1 ) Ecrire le code assembleur ARM correspondant au code C

LDRSH R5, [R3]

STW R5, [R1]

LDRB R5, [R4]

STW R5, [R2]

DEUXIEME PARTIE

Ɏ2µ¯ºɎ²"Ɏ©µª"Ɏ§¹¹"³¨²"»¸Ɏ 1,Ɏ

MOV R3, 6

MOV R1,#0

STR R1, [R4], 4

MOV R2, #1

STR R2, [R4], 4

SUBS R3, R3 , #2

Boucle: ADD R5 ,R1,R2

MOV R1,R2

MOV R2, R5

STR R5, [R4], 4

SUBS R3, R3 , #1

BGT Boucle

Question 2) En supposant que R4 contient au départ l"adresse d"un tableau T[6], donner le contenu du tableau en fin d"exécution.

Université Paris Sud 2011-2012

Licence d"Informatique (L313)

2/8 Ecrit dans un tableau T[6] les 6 premiers nombres de Fibonnaci.

T[0] = 0 ;

T[1] = 1 ;

T[2] = 1 ;

T[3] = 2;

T[4] = 3 ;

T[5] = 5 ;

TROISIEME PARTIE

On suppose que les registres ARM R0, R1 et R2 contiennent respectivement les variables (int) x, y et s.

Soit les programmes assembleurs P1 et P2

P1)

MOV R2,#0

CMP R0,#4

CMPEQ R1,#5

MOVEQ R2,#3 P2) MOV R2,#0 CMP R0,#7 CMPNE R1,#5 MOVEQ R2,#5

Programme P1

if (x==4 && y==5) S=3;

Else S=0;

Programme P2

if (x!=7 || y==5) S=5 ;

Else S=0 ;

Programme 1

MOV R2,#0 //

CMP R0,#4 // EQ si R0=4, sinon faux

CMPEQ R1,#5 // compare R1 et 5 si R0=4 sinon NOP

MOVEQ R2,#3 // R3=3 si R0=4 et R1=5. Sinon NOP (donc R2=0)

Programme 2

Cas R=7

MOV R2,#0

CMP R0,#7 // EQ si R0=7

CMPNE R1,#5 est un NOP

MOVEQ R2,#5 // R2 = 5 (EQ est vrai)

Cas R0 !=7

MOV R2,#0

CMP R0,#7 // NE car R0 !=7

CMPNE R1,#5 // compare R1 et 5

MOVEQ R2,#5 // si R1=5 alors R2=5

D"ou le OU des deux conditions R0!=7 et R1=5

Question 3) Donner le code C correspondant aux programmes P1 et P2quotesdbs_dbs2.pdfusesText_2