Tracer les chronogrammes proposés Page 2 Logique séquentielle – Registres à décalage – TD Lycée Jules Ferry – Versailles - LD
| Previous PDF | Next PDF |
[PDF] Registres à décalage : exercices corrigés - Electroussafi
5 Utiliser les bascules JK 74LS76 pour réaliser le schéma de la question 1 Exercice 2 Soit le circuit suivant :
[PDF] Registres à décalage : exercices corrigés - Electroussafi
la fonction réalisée est : Registre à décalage à droite circulaire 5 Exercice 2 ̅ D1 = Q0 D2 = Q1 D3 = Q2 L'état initial
[PDF] Exercice de logique séquentielle: registre à décalage
Tracer les chronogrammes proposés Page 2 Logique séquentielle – Registres à décalage – TD Lycée Jules Ferry – Versailles - LD
[PDF] 1 Mémoire
Leçon 03 1er exercice : A l'aide de registres et de tous autres circuits séquentiels ou combinatoires réaliser le circuit en mesure de A1A0 passe à 10 le registre est en décalage à droite, l'entrée série droite est à 0 le pulse d'horloge multiplie
[PDF] Architecture des ordinateurs Corrigé du TD 7 : Circuits séquentiels
Correction : On utilise un registre à décalage pour effectuer les décalages à gauche (bien qu'ils aient l'air à droite) sur A Il reste à multiplier par 1 ou 0 les
[PDF] Registre à décalage Exercice 23
Le banc de registres vu en cours comporte : 1 un circuit séquentiel de mémorisation, généralement une bascule D, pour chaque bit de chaque registre du banc ;
[PDF] Architecture des ordinateurs Corrigé du TD 7 : Circuits séquentiels
Correction : On utilise un registre à décalage pour effectuer les décalages à gauche (bien qu'ils aient l'air à droite) sur A Il reste à multiplier par 1 ou 0 les
[PDF] Registre à décalage - Jacques BOUDIER
Registre à décalage Exercice 1 Soit le montage ci-dessous mettant en œuvre 4 bascules du circuit intégré 4013 1) Compléter le schéma pour rendre les
[PDF] TD - Logique Séquentielle - fonction « Registre à décalage »
Logique Séquentielle - Les registres à décalage - page 1 LYCEE LACHENAL - M BERNARD - édité le 20/01/2009 EXERCICE 1 On souhaite montrer que l'on
[PDF] EXERCICESRESOLUS - AlloSchool
Expliquez le fonctionnement du montage en commençant par indiquer le modulo de chaque compteur 74LS93 ? EXERCICE N°4 : Etude du registre à décalage
[PDF] geogebra pdf
[PDF] les registre litteraire pdf
[PDF] la vénus d ille fiche de lecture 4ème
[PDF] index des immeubles consulter
[PDF] circonscription foncière
[PDF] registre foncier ville de québec
[PDF] registre foncier montréal
[PDF] réquisition d'inscription définition
[PDF] registre foncier joliette
[PDF] bureau de la publicité des droits
[PDF] registre foncier saguenay
[PDF] séquenceur cablé et microprogrammé
[PDF] architecture de l'ordinateur cours et exercices pdf
[PDF] unité de commande
Logique séquentielle - Registres à décalage - TD
Lycée Jules Ferry - Versailles - LD 1/5
2007-2008
Exercice de logique séquentielle: registre à décalage On se propose d'étudier le circuit HEF40194B dont un extrait de la documentation est fourni en annexe (voir aussi dans le memotech).1 Etude d'un circuit dédié
1.1 Etude du circuit :
1. Déterminer l'entrée et l'événement provoquant le décalage.
2. Déterminer l'entrée et l'événement provoquant la remise à zéro des sorties.
3. Déterminer le rôle de S0 et S1 (broches n°9 et 10 respectivement).
4. Déterminer le rôle de DSR et DSL (broches n°2 et 7 respectivement).
5. Déterminer le rôle de P0, P1, P2 et P3 (broches n°3, 4, 5 et 6 respectivement).
6. Pour utiliser ce circuit en registre à décalage vers la droite, entrée série sortie parallèle,
indiquer comment vous câbleriez le circuit (lister les entrées et sorties utilisées).7. Pour utiliser ce circuit en registre à décalage vers la droite, entrée parallèle sortie série,
indiquer comment vous câbleriez le circuit (lister les entrées et sorties utilisées).1.2 Application :
Pour le schéma donné ci-dessous :
1. Déterminer le mode de fonctionnement des circuits U1 et U2.
2. Tracer les chronogrammes proposés.
Logique séquentielle - Registres à décalage - TDLycée Jules Ferry - Versailles - LD 2/5
2007-2008
3. Une fois les chronogrammes tracés, comparer les états (mots de 4 bits) entre:
- les entrées EP0 à EP3 pour t ]1,5 ; 2,5] ms et les sorties SP0 à SP3 pour t ]5,5 ; 6,5]; - les entrées EP0 à EP3 pour t ]7,5 ; 8,5] ms et les sorties SP0 à SP3 pour t ]11,5 ; 12,5] et - les entrées EP0 à EP3 pour t ]13,5 ; 14,5] ms et les sorties SP0 à SP3 pour t ]17,5 ; 19,5].4. Combien de coups d'horloge séparent les intervalles proposés ci-dessus ?
5. Quelle information retrouve-t-on sur U1:12 (signal nommé SS) ?
6. Pour des mots de 8 bits, combien aurait-il fallu de coups d'horloge pour obtenir ce même
résultat ?7. Vous allez maintenant vérifier cette étude théorique par simulation. N'oubliez pas de préciser
" Analog or Mixed A/D ». Vous respecterez les temps proposés. Les signaux d'entrées seront générés à l'aide des " DigStim1 » dans la librairie " SOURCSTM ».8. Proposez une solution pour voir plus rapidement (sur le résultat de la simulation) le
fonctionnement du schéma sans faire une analyse bit à bit des différentes entrées et sorties.
9. Expliquez ce qui se passe si l'on supprime la connexion à la masse sur U1:2. Faire une
simulation pour le vérifier.EP0 1
0 t t /RAZ 1 0 tCLK 1
0 t t tEP2 1
0EP3 1
0 tSI0 1
0SI1 1
0 t t tSI2 1
0SI3/SS 1
0MODE 1
0 tEP1 1
0 ms0 2 4 6 8 10 12 14 16 18
t tSP0 1
0SP1 1
0 t tSP2 1
0SP3 1
0 Logique séquentielle - Registres à décalage - TDLycée Jules Ferry - Versailles - LD 3/5
2007-2008
2 Programmation d'un registre à décalage sur GAL22V10
On veut réaliser un registre à décalage à gauche ou à droite; la sélection du sens se
faisant suivant l'état d'une variable d'entrée. A l'aide des schémas ci-dessous déterminer l'équations des entrées D pour réaliser un tel registre (1 entrée série, 4 sorties // et une entrée de sélection). Ecrire le fichier ABEL en utilisant des équations (ex: Q.D=????). Le compiler et valider par simulation le bon fonctionnement.