[PDF] TD – CH1 : INTRODUCTION AUX MICROPROCESSEURS - Espace PDF TD_Intr

Qu'appelle-t-on l'emplacement, où le microprocesseur cherche à exécuter la première Corrigé Exercice 1 : 1 Les avantages de l'architecture Harvard :

Question 1 1 – Historique de l'architecture IA32 Pour les deux sous questions suivantes, utilisez les choix de réponses suivants : a 286 b 386 c 4004 d 80186

[PDF] TD – CH1 : INTRODUCTION AUX MICROPROCESSEURS - Espace

Qu'appelle-t-on l'emplacement, où le microprocesseur cherche à exécuter la première Corrigé Exercice 1 : 1 Les avantages de l'architecture Harvard :

[PDF] Corrigé série de TD N° 5

Voir le chapitre4-parie2 (particulièrement la diapo 16) Exo 01 : (5eme séance de TD) Soit une architecture de Van Neumann munie d'un processeur 24 bits (

[PDF] TD Architecture des ordinateurs

Exemple de lecture du tableau : 1 Mo = 1 048 576 octets Exercice 2 • Question 1 : Combien de nombres peut-on coder sur 4, 8, 16 et 32 bits ? Quelles sont les

[PDF] CONCEPTION DUN MICROPROCESSEUR Exercice 41 - Contrôle

TD 4 - CONCEPTION D'UN MICROPROCESSEUR Ce TD est prévu pour s'étaler sur deux séances On étudie les étapes de l'exécution d'une instruction,

[PDF] Recueil dexercices corrigés en INFORMATIQUE I - USTO

Corrigés des exercices : Architecture de l'ordinateur 33 Petite mémoire contenue dans le microprocesseur destiné à stocker de manière très temporaire

[PDF] TD 6 – Corrigé - EpiPortal

David Bouchet – Architecture des ordinateurs – EPITA – Info-Spé – 2013/2014 T D 6 – Corrigé Décodage d'adresse Exercice 1 Soit P, le nombre de microprocesseur via les bus d'adresse (24 bits), de donnée (8 bits) et de commande

[PDF] Architecture des machines et des systèmes informatiques - Dunod

1 3 Fonctionnement : relation microprocesseur / mémoire centrale 13 CHAPITRE 6 • EXERCICES CORRIGÉS CHAPITRE 10 • EXERCICES CORRIGÉS

[PDF] Architecture de lordinateur - Université Paris-Dauphine

À la fin de chaque chapitre, des exercices corrigés permettent d'appliquer (une zone de stockage à l'intérieur du microprocesseur) de 4 octets (32 bits)

[PDF] Architecture des ordinateurs - Ecole Mohammadia dingénieurs

Architecture des ordinateurs 1ère année Assembleur : Exercices avec Solutions EMI intimement lié au microprocesseur et aux circuits d'un ordinateur 1

1 TD CH 1 : I

NTRODUCTION AUX MICROPROCESSEURS

Exercice 1 :

1. Donner les avantages de l'architecture Harvard

2. Qu'appelle-t-on l'emplacement, où le microprocesseur cherche à exécuter la première

instruction après la mise sous tension (POR : Power On Reset) ?

3. De quoi est composé un système à microprocesseur ?

4. Le registre d'état du microcontrôleur PIC16F877 comporte les indicateurs suivants :

- C (Carry) : inducteur de dépassement de capacité ; ce bit est inversé en cas d'un emprunt. - DC (Decimal Carry) : indicateur de dépassement sur 4 bits. - Z (Zero) : indique que le résultat est nul. Déterminer l'état de ces indicateurs dans les cas suivants :

38H + 2FH ; 9FH + 61H ; 1BH - 20H

Exercice 2 : On donne le schéma de connexion de deux mémoires avec un microprocesseur de 16 bits

d'adresses et 8 bits de données.

1. Quelle est l'architecture de ce microprocesseur ?

2. Donner la capacité de chaque mémoire en kbits et en koctets.

3. On veut adresser la mémoire RAM1 à partir de l'adresse 0000H et la ROM1 à partir de l'adresse

E000H.

a. Compléter le tableau suivant, en indiquant dans la troisième colonne l'adresse la plus basse et l'adresse la plus haute de chaque mémoire en hexadécimal. A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 A15D0 D1 D2 D3 D4 D5 D6 D7 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 D0 D1 D2 D3 D4 D5 D6

D7D0D1

D2 D3 D4 D5 D6 D7WR WRRD RDRD

CS1CS4

RAM1 ROM1 µP 10KR1

100nFC1

12MhzY1

18pFC218pFC3

VCCGND

U1U2 U3 RESET

Oscillateur

Adr. en Hexa

15 A14 A13

A 12 A

11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0

RAM1

Adr. basse Adr. haute

ROM1

Adr. basse

Adr. haute b. Donner les équations logiques des lignes 1CS et 4CS en fonction des lignes d'adresses

A15, A14 et A13.

c. Compéter alors le schéma de décodage d'adresse en utilisant des opérateurs logiques.

4. On veut étendre la capacité mémoire de cette carte en ajoutant deux mémoires RAM2 et ROM2

identiques aux précédentes. a. Donner l'adresse de base des nouvelles mémoires, si l'on veut que deux mémoires de même type soient adjacentes. b. Donner les équations logiques des lignes de sélection 2CS et 3CS (correspondant respectivement aux mémoires RAM2 et ROM2) en fonction des lignes d'adresses A15,

A14 et A13.

c. Donner le schéma de décodage d'adresses de toutes les mémoires en utilisant le circuit intégrées 74138. 2GAquotesdbs_dbs2.pdfusesText_3

[PDF] [PDF] TD – CH1 : INTRODUCTION AUX MICROPROCESSEURS - Espace

[PDF] Premier examen – Corrigé