[PDF] [PDF] Portes logiques - REDS - Institut de la HEIG-VD

[PDF] Les portes logiques

On peut définir chaque porte logique par son symbole, sa table de vérité (qui a pour rôle de montrer la correspondance entre la sortie et toutes les combinaisons  

[PDF] Les portes logiques - Cours Tech Info

élaborées en interconnectant les entrées et les sorties des portes logiques La porte NAND ( Non ET) (Symbole américain) (Symbole international) =NOT AND

[PDF] LES FONCTIONS LOGIQUES

Une porte logique est un élément physique qui a une ou plusieurs entrées et qui effectue une opération logique produisant une seule sortie Les portes logiques 

[PDF] Circuits logiques - Département dinformatique et de recherche

Toute fonction logique peut être réalisée à l'aide d'un nombre de fonctions logiques de base appelées portes • Un circuit se représente par un logigramme 1 0

[PDF] Circuits logiques - Eric Cariou

D'un ensemble de portes logiques Une table de vérité et/ou une expression logique définissant porte/composant en fonction des valeurs de ses entrées

[PDF] CHAPITRE 3 LES CIRCUITS LOGIQUES - UQAC

La porte OU L'opération OU appliquée à une ou plusieurs variables conduit à l' addition logique de ces variables (résumée dans la table de vérité 

[PDF] Logique combinatoire - ISET Nabeul

Chapitre 2 : Algèbre de BOOLE et fonctions logiques Les portes logiques sont des circuits électroniques dont les fonctions de transfert (relations entre les 

[PDF] Algèbre de Boole, les fonctions logiques et circuits - CNRS

opérations logiques ou arithmétiques (addition, soustraction, comparaison , ) • Une fonction logique de base est réalisée à l'aide des portes logiques qui 

[PDF] GELE5340 - Chapitre 5

Une porte logique en CMOS complémentaire est une combinaison de deux réseaux On peut créer quelques r`egles pour la construction des portes logiques

[PDF] Portes logiques - REDS - Institut de la HEIG-VD

Portes logiques et algèbre de Boole chapitre 4, pages 35 à 54 Circuits logiques combinatoires Simplification, tables de Karnaugh chapitres 5-1 à 5-6, pages 55 

[PDF] porte sur l'addition et la soustraction de nombres fractionnaires. Le parcours 3 est axé sur la soustraction de fractions propres et impropres. Le par

[PDF] Portée sociale

[PDF] Portrait et plan d'action en Montérégie (TransformAction). ❑ Opportunités de marché significatives pour les aliments régionaux. ❑ Intérêt pour la form

[PDF] portrait plus précis de l'état actuel du secteur touristique canadien. Toutefois

[PDF] poser des question et avoir la reponse

[PDF] poser des questions et l'inversion du sujet

[PDF] poser des questions et prendre des notes

[PDF] poser des questions et y répondre

[PDF] poser des questions formelles et informelles

[PDF] Positionnement initial de la négation dans la phrase en latin

[PDF] possibles

[PDF] poster pour présenter ses goûts et en POC / PPC = présentation orale de posters ) ... verbes de goût + V ing ... TE : dialogue + 1 phrase sur ses goût

[PDF] potentialités et contraintes du territoire français

[PDF] potentialités et contraintes du territoire français 1ere s

[PDF] potentialités et contraintes du territoire français carte

Cours de Systèmes Logiques 1

Portes logiques

Etienne Messerli & Yann Thoma

Reconfigurable and Embedded Digital Systems Institute

Haute Ecole d"Ingénierie et de Gestion du Canton de VaudThis work is licensed under a Creative Commons Attribution-NonCommercial-ShareAlike 3.0 Unported License

Septembre 2019

E. Messerli, Y. Thoma (HES-SO / HEIG-VD / REDS)Portes logiquesSeptembre 2019 1 / 58Plan

1Modèles logiques

2Fonctions d"une variable

3Fonctions de plusieurs variables

4Opérateurs complets

5Porte xor

E. Messerli, Y. Thoma (HES-SO / HEIG-VD / REDS)Portes logiquesSeptembre 2019 2 / 58 Plan

Polycopié: Electronique numérique

Portes logiques et algèbre de Boole

chapitre 4, pages 35 à 54

Circuits logiques combinatoires

Simplification, tables de Karnaugh

chapitres 5-1 à 5-6, pages 55 à 64

Symboles utilisés

chapitre 4-9, pages 46 et 47

E. Messerli, Y. Thoma (HES-SO / HEIG-VD / REDS)Portes logiquesSeptembre 2019 3 / 58Modèles logiques

Expérience

Soientx1,x2etx3des signaux électroniquesa== 1= =abab 1= =E. Messerli, Y. Thoma (HES-SO / HEIG-VD / REDS)Portes logiquesSeptembre 2019 4 / 58

Modèles logiques

Hypothèse 1: Quantification

X

3(t) =0si x3(t)v0

X

3(t) =1si x3(t)v1

X

3(t) =2si v0

E. Messerli, Y. Thoma (HES-SO / HEIG-VD / REDS)Portes logiquesSeptembre 2019 5 / 58Modèles logiques

Hypothèse 2: Délais

Hypothèses: Durée de l"état "2" faible

Plus que 2 états ("0" et "1")

Apparition d"undélai, ouretard, de durée différente...ab ==a E. Messerli, Y. Thoma (HES-SO / HEIG-VD / REDS)Portes logiquesSeptembre 2019 6 / 58

Modèles logiques

Hypothèse 3: Délais constants

Hypothèse : les délais sont tous de durées identiques. Cette durée est constante et indépendante du temps (ne fluctue pas).ab==a a

=E. Messerli, Y. Thoma (HES-SO / HEIG-VD / REDS)Portes logiquesSeptembre 2019 7 / 58Modèles logiques

Modèle logique asynchrone

En combinant les hypothèses

de quantification, d"élimination des transitoires, et d"égalisation des délais, nous obtenons le

modèle logique asynchrone.E. Messerli, Y. Thoma (HES-SO / HEIG-VD / REDS)Portes logiquesSeptembre 2019 8 / 58

Modèles logiques

Modèle logique combinatoire

En rajoutant que les délais sont nuls, nous obtenons le modèle logique combinatoire. abab== 1=ab

=E. Messerli, Y. Thoma (HES-SO / HEIG-VD / REDS)Portes logiquesSeptembre 2019 9 / 58Modèles logiques

Etats

Etats d"entrée

Chacune des22=4combinaisons possibles des valeurs des deux entréesx1etx2est

appelé état d"entrée.Chacun de ces états sera symbolisé par(x1;x2).De façon générale, chacune des2ncombinaisons des valeurs denentréesx1;x2;;xn

est un état d"entrée(x1;x2;;xn).Etats de sortie Par analogie, chacune des2rcombinaisons des valeurs dersorties est un état de sortie (Z1;Z2;Z3;;Zr)E. Messerli, Y. Thoma (HES-SO / HEIG-VD / REDS)Portes logiquesSeptembre 2019 10 / 58

Modèles logiques

Elément combinatoire

Elément combinatoire : système idéal dont l"état de sortieZest entièrement déterminé par son état d"entrée(x1;x2), en tout temps.a a

bE. Messerli, Y. Thoma (HES-SO / HEIG-VD / REDS)Portes logiquesSeptembre 2019 11 / 58Modèles logiques

Fonction logique

La fonction logique d"un élément combinatoire est l"opération réalisée par celui-ci.

Elle peut être définie par des équations ou des tables de vérité.Ici, la table de vérité utilisée pour les précédents chronogrammes:

x 1x2Z 0 01 0 11 1 01 1 10 E. Messerli, Y. Thoma (HES-SO / HEIG-VD / REDS)Portes logiquesSeptembre 2019 12 / 58

Modèles logiques

Elément de délai

Par définition, il existe un élément idéal caractérisé par un délai ou retard constant :

.ab

E. Messerli, Y. Thoma (HES-SO / HEIG-VD / REDS)Portes logiquesSeptembre 2019 13 / 58Modèles logiques

Systèmes logiques asynchrones

L"usage d"éléments de délai est traité dans le cadre des systèmes logiques asynchrones.aba a 1 1 E. Messerli, Y. Thoma (HES-SO / HEIG-VD / REDS)Portes logiquesSeptembre 2019 14 / 58

Fonctions de plusieurs variables

Théorèmes de commutativité

ab=ba

a+b=b+aE. Messerli, Y. Thoma (HES-SO / HEIG-VD / REDS)Portes logiquesSeptembre 2019 37 / 58Fonctions de plusieurs variables

Théorèmes d"idempotence

aa=a a+a=aE. Messerli, Y. Thoma (HES-SO / HEIG-VD / REDS)Portes logiquesSeptembre 2019 38 / 58

Fonctions de plusieurs variables

Théorèmes d"idempotence (2)

Forme généralisée

aaa a=a

a+a+a++a=aE. Messerli, Y. Thoma (HES-SO / HEIG-VD / REDS)Portes logiquesSeptembre 2019 39 / 58Fonctions de plusieurs variables

Théorème des constantes

a0=0 a1=a a+0=a

a+1=1Démonstration tabulaire : on imposeb=0oub=1dans la table deZ1etZ7E. Messerli, Y. Thoma (HES-SO / HEIG-VD / REDS)Portes logiquesSeptembre 2019 40 / 58

Fonctions de plusieurs variables

Théorèmes de complémentation

aa=0

a+a=1E. Messerli, Y. Thoma (HES-SO / HEIG-VD / REDS)Portes logiquesSeptembre 2019 41 / 58Fonctions de plusieurs variables

Précédence des opérateurs

Le ET a la précédence sur le OU

ab+bd= (ab) + (bd)6=a(b+b)dE. Messerli, Y. Thoma (HES-SO / HEIG-VD / REDS)Portes logiquesSeptembre 2019 42 / 58

Fonctions de plusieurs variables

Théorème de distributivité

On affirme que la fonction ET est distributive par rapport à la fonction OU. a(b+c) =ab+acDe même, la fonction OU est distributive par rapport à la fonction ET. a+bc= (a+b)(a+c)Démonstration tabulaire

E. Messerli, Y. Thoma (HES-SO / HEIG-VD / REDS)Portes logiquesSeptembre 2019 43 / 58Fonctions de plusieurs variables

Exercice

Démontrer la relation suivante:

a+ab=a+bE. Messerli, Y. Thoma (HES-SO / HEIG-VD / REDS)Portes logiquesSeptembre 2019 44 / 58

Fonctions de plusieurs variables

Théorèmes d"associativité

a(bc) = (ab)c=abc a+ (b+c) = (a+b) +c=a+b+cDémonstration tabulaire

E. Messerli, Y. Thoma (HES-SO / HEIG-VD / REDS)Portes logiquesSeptembre 2019 45 / 58Fonctions de plusieurs variables

Théorèmes du consensus

ax+bx+ab=ax+bx (a+x)(b+x)(a+b) = (a+x)(b+x)Démonstration en séance d"exercices E. Messerli, Y. Thoma (HES-SO / HEIG-VD / REDS)Portes logiquesSeptembre 2019 46 / 58

Opérateurs complets

Fonction NON ET

Z

14=a"b=ab=a+b

La fonctionZ14est appeléefonction NON ET, NAND en anglais, carZ14vaut0siaET

bvalentsimultanément1.E. Messerli, Y. Thoma (HES-SO / HEIG-VD / REDS)Portes logiquesSeptembre 2019 47 / 58Opérateurs complets

Fonction NON ET (2)

Z

14=a"b=ab=a+ba

b ab a b ab a b ab= a b ab1a banandb0 01 0 11 1 01 1 10 E. Messerli, Y. Thoma (HES-SO / HEIG-VD / REDS)Portes logiquesSeptembre 2019 48 / 58

Opérateurs complets

Opérateur complet

On appelle OPERATEUR COMPLET tout opérateur (porte) dont trois assemblages

distincts permettent de réaliser les trois fonctions NON, ET et OU.Ainsi, suivant cette definition, la porte NAND est un OPERATEUR COMPLET.

E. Messerli, Y. Thoma (HES-SO / HEIG-VD / REDS)Portes logiquesSeptembre 2019 49 / 58Opérateurs complets

Fonction NON OU

Z

8=a#b=a+b=ab

La fonctionZ8est appeléefonction NON OU, NOR en anglais, carZ8vaut0siaETb

valentsimultanément0.E. Messerli, Y. Thoma (HES-SO / HEIG-VD / REDS)Portes logiquesSeptembre 2019 50 / 58

Opérateurs complets

Fonction NON OU (2)

Z

8=a#b=a+b=aba

b ab a b ab a b ab=1 a b aba banorb0 01 0 10 1 00 1 10

E. Messerli, Y. Thoma (HES-SO / HEIG-VD / REDS)Portes logiquesSeptembre 2019 51 / 58Opérateurs complets

Théorèmes de De Morgan

Théorèmes de De Morgan

ab=a+b a+b=ab

Démonstration tabulaire

E. Messerli, Y. Thoma (HES-SO / HEIG-VD / REDS)Portes logiquesSeptembre 2019 52 / 58

Opérateurs complets

Théorèmes de De Morgan (Corollaires)

Théorèmes de De Morgan (Corollaires)

ab=a+b a+b=ab

Démonstration algébrique

E. Messerli, Y. Thoma (HES-SO / HEIG-VD / REDS)Portes logiquesSeptembre 2019 53 / 58Opérateurs complets

Définition

Un produit de plusieurs variables apparaissant chacune sous la forme vraie ou inversée est unmonôme.Une somme de produits (ou monômes) est un polynôme.

Exemples de monômes:ab,abcExemple de polynôme:ab+abcE. Messerli, Y. Thoma (HES-SO / HEIG-VD / REDS)Portes logiquesSeptembre 2019 54 / 58

Opérateurs complets

Exemple

Grâce à De Morgan, écrivez la fonction suivante sous la forme d"un polynôme:

Z=a+b+cdE. Messerli, Y. Thoma (HES-SO / HEIG-VD / REDS)Portes logiquesSeptembre 2019 55 / 58Opérateurs complets

Transformation de logigrammesa

b ab a b ab a b ab a b abE. Messerli, Y. Thoma (HES-SO / HEIG-VD / REDS)Portes logiquesSeptembre 2019 56 / 58

Porte xor

Fonction OU-exclusif

Z

6=ab=ab+ab

La fonctionZ6est appeléefonction OU-exclusif, XOR en anglais, carZ14vaut0si soit asoitbvaut1.a b ab=1 a baba baxorbaxorb0 001 0 110 1 010 1 101 E. Messerli, Y. Thoma (HES-SO / HEIG-VD / REDS)Portes logiquesSeptembre 2019 57 / 58Porte xor

Fonction OU-exclusif: théorèmes

ab=ba aa=0 a0=a a1=a

aa=1ab=ab+ab=ab=abE. Messerli, Y. Thoma (HES-SO / HEIG-VD / REDS)Portes logiquesSeptembre 2019 58 / 58

quotesdbs_dbs17.pdfusesText_23