[PDF] Architecture des ordinateurs Corrigé du TD 2 : Arithmétique



Previous PDF Next PDF







Architecture des Ordinateurs, corrig e TP 2

Architecture des Ordinateurs, corrig e TP 2 Recommandations Etudier pr ealablement, et utiliser le M emoMIPS propos e en ligne Commenter soigneusement chaque ligne ecrite en assembleur Exercice 1 A partir des possibilit es d’appels syst eme sur les entr ees{sorties, ecrire un pro-



Architecture des Ordinateurs, corrig´e TD 4

(b) Remarquons que (d´eveloppement polynoˆmial d’un nombre en base 2) : a1a0 = a1 ×21 +a0 ×20 b1b0 = b1 ×21 +b0×20 Rappelons que l’exposant associ´e a` la base correspond au rang de chacun des bits qui



ARCHITECTURE DES ORDINATEURS Corrigé - Examen Juin 2007 3 H

ARCHITECTURE DES ORDINATEURS Corrigé - Examen Juin 2007 3 H – Tous documents autorisés NOMBRES FLOTTANTS On représente sur 32 bits des nombres flottants avec les conventions suivantes : Exposant e sur 8 bits en code excès 127 ; soit E = e + 127 Partie fractionnaire f sur 23 bits Le format est donné ci-dessous



Architecture des ordinateurs Corrigé de l’examen

Architecture des ordinateurs Corrigé de l’examen Mercredi 30 janvier, 8h30-10h30 Aucun document n’est autorisé 1 Questions de cours Vos réponses aux questions de cours pourront comporter des exemples 1 1 Pipeline Expliquez, en moins d’une page, ce qu’est un processeur pipeliné et l’intérêt de la technique du pipeline 1 2 Cache



Architecture des ordinateurs Corrigé du TD 6 : Circuits

Architecture des ordinateurs Corrigé du TD 6 : Circuits séquentiels Arnaud Giersch, Benoît Meister et Frédéric Vivien 1 Bascules T On considère une bascule dont la table de vérité est la suivante On considère que εest petit par rapport à un cycle d’horloge Pr Clr T Qt ε Qt ε Qt Qt 0 0 x y y # # 0 1 x y y 1 0 1 0 x y y 0 1 1 1



Architecture des ordinateurs Corrigé du TD 2 : Arithmétique

Architecture des ordinateurs Corrigé du TD 2 : Arithmétique des ordinateurs (suite) Arnaud Giersch, Benoît Meister et Frédéric Vivien 1 Indiquer la valeur codée par la suite 1101100101110101 qui représente un entier signé en complément à 2 sur 16 bits Correction : C’est un nombre négatif Complément à 2 : 0010011010001011 donc



TP 1 – Corrigé Initiation

T P 1 – Corrigé 1/2 David Bouchet – Architecture des ordinateurs – Info-Spé 2011/2012 Voici une seconde solution que vous n’êtes pas obligés de comprendre pour le moment



TD 5 – Corrigé

David Bouchet – Architecture des ordinateurs – EPITA – Info-Spé – 2013/2014 T D 5 – Corrigé Assemblage de mémoires Exercice 1 Soit les deux mémoires de type ROM suivantes : 1 Combien peut-on former de mots de 4 bits avec la mémoire M1? Il s’agit ici de déterminer la profondeur de la mémoire M1



Architecture des ordinateurs - TD 06 - Sifflezorg

Architecture des ordinateurs - TD 06 1 Bref retour sur IEEE754 1 Coder en IEEE754 demi-pr ecision (1 bit de signe, 5 bits exposant, 10 bits mantisse), les nombres



Recueil dexercices corrigés en INFORMATIQUE I

vues pendant ses cours de l’Architecture de l’Ordinateur, Logiciels de Bureautique et Technologie Web C’est aussi un support utile à nos étudiants en L1-SM pour bien préparer leurs contrôles continus et examens du Semestre 1

[PDF] architecture et technologie des ordinateurs cours et exercices corrigés

[PDF] signification des volumes

[PDF] genese de la forme architecturale

[PDF] la perception en architecture

[PDF] principe de composition architecturale

[PDF] architecture classique pdf

[PDF] architecture du 17ème siècle

[PDF] architecture classique 17ème siècle

[PDF] cours histoire de l'architecture renaissance

[PDF] architecture baroque exemple

[PDF] architecture 18e siècle france

[PDF] architecture classique et baroque

[PDF] architecture romaine antique pdf

[PDF] méthode de construction des romains

[PDF] architecture antique grecque

Architecture des ordinateurs

Corrigé du TD 2 : Arithmétique des ordinateurs (suite)

Arnaud Giersch, Benoît Meister et Frédéric Vivien1.Indiquer la valeur codée par la suite 1101100101110101 qui représente un entier signé en complément à 2 sur 16

bits.Correction :C"est un nombre négatif. Complément à 2 : 0010011010001011 donc9867.

Même question avec la suite 1001000011101101.Correction :C"est un nombre négatif. Complément à 2 : 0110111100010011 donc28435.2.Représentation binaire des entiers négatifs(a)Coder sur 4 bits les entiers 7, 2, 0,2,7 et8 avec les représentations suivantes :-signe et valeur absolue;Correction :0111, 0010, 0000 ou 1000, 1010, 1111, n/a-complément à 1;Correction :0111, 0010, 0000 ou 1111, 1101, 1000, n/a-complément à 2.Correction :0111, 0010, 0000, 1110, 1001, 1000(b)Coder les entiers 61 et61 sur un octet en utilisant la représentation par le signe et la valeur absolue. Montrer

que l"addition binaire de ces entiers ainsi codés produit un résultat incorrect. Montrer qu"en revanche le résultat

est correct si ces entiers sont codés en utilisant la représentation par le complément à 2.Correction :Signe et valeur absolue : Complément à deux :

00111101

+1011110111111010(61)
(61) (122)00111101 +1100001100000000(61)
(61)

(0)3.Effectuer en binaire (8 bits) les opérations 12, 51+127,3127,127+127,6363. Préciser, pour chaque

opération, la retenue et le débordement.Correction :On code les nombres négatifs en complément à 2.

Débordement :-L"addition de deux nombres de signes différents ne produit jamais de débordement (la valeur absolue du résultat

est toujours inférieure au maximum des valeurs absolues des deux opérandes).-L"addition de deux nombres de même signe produit un débordement si le signe du résultat est différent du signe

des deux opérandes.

00000001(1)

+11111110(2)11111111(1)00110011(51)
+01111111(127)10110010(78)11111101(3)
+10000001(127)01111110(126)
retenue : 0, débordement : 0 retenue : 0, débordement : 1 retenue : 1, débordement : 11

10000001(127)

+01111111(127)00000000(0)11000001(63)
+11000001(63)10000010(126)

retenue : 1, débordement : 0 retenue : 1, débordement : 04.Représentation des réels(a)En virgule fixe, décoder le nombre binaire 11.011 puis coder en binaire le réel 11.625.Correction :11:0112=121+120+021+122+123

10= [2+1+0:25+0:125]10=3:37510

11:62510= [8+2+1+0:5+0:125]10=23+21+20+21+23

10=1011:1012(b)En virgule flottante normalisée, coder en binaire au format simple précision le réel 12.575Correction :12:57510=1100:1001001:::2=0:11001001001:::10100

2

0j10000011j11001001001100110011001j

puis effectuer le codage inverse.Correction :bit de signe = 0!nombre positif. exposant biaisé =100000112=13110!exposant :1000001101111111=1002=410 la mantisse est normalisée : 0.11001001001100110011001

0:1100100100110011001100110100

2=1100:10010011001100110012

=23+22+21+24+27+28+211 +212+215+216+219i
1 0 =12:5749988555908203125105.Opérations en virgule flottante.

Soita=0:1001010101

2etb=0:11010101

2. Calculera+betab.Correction :Avant de faire l"addition, il faut que les deux exposants soient égaux (a=1001101, b=0:1101

10

1). Pour faire la multiplication, on multiplie les mantisses puis on additionne les exposants. Dans les deux cas,

le résultat doit ensuite être normalisé.

1001:0000101

+0:11011011001:1101101 =0:10011101101010:100110101

0:11011011001

1001
+10010:0111010110110
=0:1110101101012quotesdbs_dbs23.pdfusesText_29