[PDF] Examen – Architecture des ordinateurs





Previous PDF Next PDF



Examen final – INF2500 Architecture des ordinateurs Automne

horloge du processeur sur le RAS et 6 périodes horloge du processeur sur le CAS. L'ordinateur sera utilisé principalement dans des applications où l'accès à 



ARCHITECTURE DES ORDINATEURS Corrigé Examen Décembre

MICROARCHITECTURES ET TEMPS D'EXECUTION DE PROGRAMMES. La figure 1 donne le chemin de donnée d'un processeur NON pipeliné (jeu d'instructions ARM). CP.



ARCHITECTURE DES ORDINATEURS Corrigé EXAMEN

Soit le processeur DLX. Tous les registres ont 32 bits. Page 2. IFIPS-3. 2004-2005. 2. Le processeur a 32 registres entiers de R0 à R31. Le registre R0 est 



Examen – Architecture des ordinateurs

processeur pipeliné à 4 étages possédant une structure de cache/bus permettant l'accès parallèle aux instructions et aux données (comme on l'a vu en cours).



Architecture des ordinateurs Corrigé de lexamen

Vos réponses aux questions de cours pourront comporter des exemples. 1.1 Pipeline. Expliquez en moins d'une page



Recueil dexercices corrigés en INFORMATIQUE I

d'un ordinateur sans passer par le processeur. Exercice 5. Processeur. - Gamme Lazard 'Architecture de l'ordinateur - Synthèse de cours et exercices corrigés ...



ARCHITECTURE DES ORDINATEURS ARCHITECTURE DES ORDINATEURS

Evaluation : Contrôle continu : 40% Examen : 60%. Introduction. L'architecture Cours : Architecture des Ordinateurs. 15. 2.3. Processeur. Le processeur (CPU ...



ARCHITECTURE DES ORDINATEURS Corrigé Examen Décembre

Licence d'Informatique (L313). 3/8. On suppose que le processeur utilisé a un cache données de 64 Ko avec des lignes de 64 octets. Le cache utilise la 



ARCHITECTURE DES ORDINATEURS Corrigé Examen Décembre

Le processeur a des registres de 32 bits et des adresses de 32 bits. Le cache est à réécriture (write back) et allocation d'écriture (il y a des défauts de 



ARCHITECTURE DES ORDINATEURS Correction Examen Janvier

PARTIE 3 : CACHES. On considère que le processeur décrit en annexe a un cache donnée de 8 Ko avec des blocs. (lignes) de 16 octets.



Recueil dexercices corrigés en INFORMATIQUE I

vues pendant ses cours de l'Architecture de l'Ordinateur. Logiciels de Bureautique et Quels sont liens physiques entre le processeur et la mémoire ?



ARCHITECTURE DES ORDINATEURS Correction Examen Janvier

PARTIE 3 : CACHES. On considère que le processeur décrit en annexe a un cache donnée de 8 Ko avec des blocs. (lignes) de 16 octets.



Examen – Architecture des ordinateurs

13 févr. 2022 3- Un processeur à 1000 MHz a été utilisé pour exécuter un programme de ... Corrigé Examen –Architecture des ordinateurs (du 13 /02 / 2022).



Examen – Architecture des ordinateurs

30 mars 2021 Exercice 1 TD : (Test TD sur 6 points). I/ Soit un ordinateur à architecture bus système composé d'un processeur travaillant à une fréquence ...



Examen final – INF2500 Architecture des ordinateurs Automne

Examen final – INF2500 Architecture des ordinateurs horloge du processeur sur le RAS et 6 périodes horloge du processeur sur le CAS. L'ordinateur sera.



ARCHITECTURE DES ORDINATEURS Corrigé Examen Décembre

MICROARCHITECTURES ET TEMPS D'EXECUTION DE PROGRAMMES. La figure 1 donne le chemin de donnée d'un processeur NON pipeliné (jeu d'instructions ARM). CP.



ARCHITECTURE DES ORDINATEURS Examen Décembre 2005

ARCHITECTURE DES ORDINATEURS. Examen Décembre 2005 (CORRIGÉ) Soient les processeurs non pipelinés (figure 1) et pipelinés (figure 2).



Examen – Architecture des ordinateurs

Examen – Architecture des ordinateurs Questions de cours (55 pts) ... Les instructions exécutées sur un processeur peuvent être classées en trois ...



Examen – Architecture des ordinateurs

Expliquer en quelques lignes le principe de pipelining. 2. On suppose que l'on dispose d'un processeur pipeliné à 5 étages dont le temps de cycle est de. 0.4ns 



ARCHITECTURE DES ORDINATEURS Examen Décembre 2006

MICROARCHITECTURES ET TEMPS D'EXECUTION DE PROGRAMMES. La figure 1 donne le chemin de donnée d'un processeur NON pipeliné (jeu d'instructions ARM). CP.



Cours: architecture des ordinateurs

Examen final – INF2500 Architecture des ordinateurs Automne 2001 – Toute documentation et la calculatrice sont permises Écrire vos résultats de façon claire et précise Pour les questions à développement montrer les calculs les réponses seules ne sont pas suffisantes Question 1 – (3 points)



Examen – Architecture des ordinateurs - University of Paris

Examen – Architecture des ordinateurs Mardi 15 mai 2012 - durée 2h Les documents de cours et de TD/TP sont interdits Seule est autorisée une feuille A4 de notes personelles approuvée par les suveillants du partiel Cette feuille devra être rendue avec la copie Les ordinateurs calculatrices ainsi que les téléphones sont interdits



Examen Final L2 (Architecture des ordinateurs) Durée 1h00 Le

Examen Final L2 (Architecture des ordinateurs) Durée 1h00 Le 22/01/2021 Bon courage Corrigé de l’examen Architecture des ordinateurs Exercice 1 (6 points) Soit K bits la taille du registre d’adresses (RA) et N bits la taille d’un mot mémoire 1 Exprimer la capacité de la mémoire centrale en octets et en mots



ARCHITECTURE DES ORDINATEURS Corrigé Examen Décembre 2011 3H

ARCHITECTURE DES ORDINATEURS Corrigé Examen Décembre 2011 3H – Tous documents autorisés Les questions sont indépendantes On utilise le jeu d’instructions ARM PROGRAMMATION ASSEMBLEUR PREMIERE PARTIE Soit le code C int a b; short c; unsigned char d; // Les adresses de a b c d sont initialement // dans R1 R2 R3 R4 a= (int) c;

Quels sont les cours d’architecture des ordinateurs?

Architecture des Ordinateurs Cours : Architecture des ordinateurs Support destiné aux étudiants de L1, L2 en Informatique. Dr. Soraya TIGHIDET Enseignante au Département d’Informatique Faculté des Sciences Exactes Université Abderrahmane Mira de Bejaia Avant-propos

Comment fonctionnent les processeurs sur les ordinateurs modernes ?

Voici quelques explications de fonctionnement des processeurs sur les ordinateurs modernes. Les processeurs fonctionnement à une certaine cadence et fréquences de l’horloge (en GHz). La technologie a atteint ses limites en terme de vitesse à cause des surchauffes provoquées lors des calcules.

Quelle est l’architecture d’un processeur ?

Enfin à ne pas confondre avec les architectures : amd64: pour les PC avec des processeurs Intel et AMD 64-bits i386: à destination des PC avec des processeur Intel et AMD 32-bits Pour comprendre l’architecture du processeur, lire : x64, x32, AMD64, i386, ARM64, i686 : les différences Télécharger les ISO Debian (Linux)

Qu'est-ce que l'architecture externe d'un processeur ?

Leur nombre dépasse les quelques Mo 2 à 3 sur la dernière génération de processeur en cache de niveau 2 et 3 Une architecture externe de processeur définit un ensemble de registres, dits architecturaux, qui sont accessibles par son jeu d'instructions. Ils constituent l'état externe (architectural) du processeur.

Page | 1 / 3

Université des sciences et de la technologie d'Oran - MB Faculté des Mathématiques et d'Informatique - Département d'informatique

2èmeAnnée Licence LMD - S3

Examen - Architecture des ordinateurs

(Durée 1h30mn)Le 13 /02 /2022

Remarques :

1.La partie QCM est à retourner avec la copie double sans oublier de mentionner le nom, le prénom, la section

et le groupe.

2.L'utilisation de la calculatrice est interdite

3.La présentation de la copie est prise en considération.

Exercice 1 :

I/Soit une mémoire possèdent32 lignes d'adresseset dont l'accumulateurégale à16 bits.

1-Calculer lataille de cette mémoire(en KOctets).

2-Est-ce que cette mémoire peut avoir230cellules mémoire ?justifier votre réponse.

II/Soit une mémoire cache de niveau L1 ayant les caractéristiques suivantes : -64 mots par ligne (mots de 4 octets) - Taille de 256 Ko - L1 et L2 sont inclusifs - 8-associatifs - Remplacement LRU - Association par poids faible - Taille de bus d'adresse : 16 bits

1-Combien y-a-t-il de lignes dans cette mémoire cache ?

2-Combien y-a-t-il de blocs associatifs dans cette mémoire cache ?

3-Si la mémoire cache de niveau L2 a une taille de 2 Mo, combien y-a-t-il de blocs de la mémoire cache

L2 par bloc de la mémoire cache L1 ?

4-Si la mémoire fait 1Go, combien d'adresses correspondront à un bloc du cache L1 ?

III/A partir des performances du tableau ci-dessous calculer le temps d'exécution moyen d'une instruction

pour chaque niveau sachant que durée d'un cycle horloge estT. NiveauxTemps d'accès succès (ns)Taux de succèsPénalité d'échec (Cycles)Taille

Cache L1380%5256 Ko

Cache L2690%102 Mo

Exercice 2 :

1-Ecrire un programme (en utilisant le minimum d'instruction possible) qui calcule l'expressionZdans une

machine possédantun opérande (machine à une (1) adresse)et dont le mode d'adressage estimmédiat.

Z= (A-B*C)+(D/E)

2-En supposant que l'architecture de la machine està deux adresses, donner le code pour évaluer la même

expression et ce en utilisant le minimum d'instruction possible.

3-Un processeur à 1000 MHz a été utilisé pour exécuter un programme de référence avec les instructions et

le nombre de cycles d'horloge suivants : Type d'instructionNombre d'instructionsCycles d'horloge

Arithmétiques50%2

Point flottant10%4

Transfert de contrôle10%4

Transfert de données30%4

Calculer leCPI(Cycles Par Instruction) et le nombre d'instructions qu'il est capable de traiter par seconde

(MIPS).

Page | 2 / 3

Exercice 3 :

Compléter le code MIPS, ci-dessous, qui calcule et affiche les résultats de :x+y+z-x+4-x*8-x+y+(z/2)

tels que x, y, z sont des variables déclarées sur8 bitset leurs valeurs sont respectivement :10, 50, 15.

Pour l'affichage il faut avoir : (Voir l'image de la console ci-dessous) Message1-Les résultats sont :retour à la ligne Résultat des calculs :résultat1 - résultat2 - résultat 3 - résultat 4 - Message 2 -La somme de tous les résultats est :Résultat de la somme

Code MIPS :

2 4 1 3 5 6

Page | 3 / 3

Partie QCM : Choisir une ou plusieurs réponses pour chaque question :

1 Un programme source est

généralement écrit en machine

2 Ce sont les éléments de mémoire

les plus rapides. Ils sont situés au niveau du processeur et servent au stockage des opérandes et des résultats intermédiaires.

տMémoires

caches

տMémoires

secondaires

տRegistresտBIOS

3 Le temps minimal entre 2 accès

mémoire s'appelle

տCycle

mémoire

տTemps

d'accès

տTemps

d'exécution

տTemps

optimal

4 C'est une mémoire morte qui

peut être programmée une seule fois par l'utilisateur. La programmation est réalisée par un programmateur spécifique.

տRAMտSDRAMտPROMտDDRAM

5 Un programme informatique qui

convertit un programme en langage machine est appelé

Interpréteur

Compilateur

Simulateur

Convertisseur

6 Le mode d'adressage dans un

processeur défini la manière

տd'exécutionտde lecture

de l'opérande

տde calculտd'accès à

l'opérande

7 Un aléa (problème) dans une

architecture pipeline peut être տstructurelտde donnéesտde panneտde contrôle

8 Les instructions simples sont

utilisées dans l'architecture

տHarvardտRISCտVon

Newman

տCISC

9 la puissance de traitement du

microprocesseur est représentée en

տPTMտPUISտMIPSտMIMS

10 La politique de remplacement

lors d'un défaut de cache est

տLRUտSIRտROMտLFU

Cette partie est à retourner avec la copie double

Bon courage

Nom :............................................................Prénom :...................................................................Sec/Gr:............................

Page | 4 / 3

Corrigé Examen -Architecture des ordinateurs(du13 /02 / 2022)

Exercice 1 :(6.5 points)

I/Soit une mémoire possèdent32 lignes d'adresseset dont l'accumulateurégale à16 bits.

1-Calculer la taille de cette mémoire (en KOctets).(1 point)

Capacite = 2lignes d'@X nbre de lignes de données et accumulateur = nbre de lignes de données (0.5 pt)

Capacite = 232X 16 = 236bits = 236/ 210* 23= 223KOctets (0.5 pt)

2-Est-ce que cette mémoire peut avoir 230cellules mémoire ? justifier votre réponse.(0.5 point)

Oui c'est possible (0.25 pt) car 2lignes d'@> nbre de cellules (0.25 pt) II/Soit une mémoire cache de niveau L1 ayant les caractéristiques suivantes : -64 mots par ligne (mots de 4 octets) - Taille de 256 Ko - L1 et L2 sont inclusifs - 8-associatifs - Remplacement LRU - Association par poids faible - Taille de bus d'adresse : 16 bits

1-Combien y-a-t-il de lignes dans cette mémoire cache ?(1 point)

Nombre de lignes = Taille cache / (Taille mot* nombre de mots par ligne) (0.5 pt) Nombre de lignes (L1) = 256 KOct / 64 * 4 Oct = 28* 210/26*22= 210= 1024Lignes (0.5 pt)

2-Combien y-a-t-il de blocs associatifs dans cette mémoire cache ?(1 point)

Nombre de blocs = Nombre de lignes/ Nombre de lignes par bloc (0.5 pt) = 210/8 = 210/23=27= 128 blocs (0.5 pt)

3-Si la mémoire cache de niveau L2 a une taille de 2 Mo, combien y-a-t-il de blocs de la mémoire cache

L2 par bloc de la mémoire cache L1 ?(0.5 point) Taille cache L2 / Taille cache L1 (0.25 pt) = 2 MOct/256 KOct = 221/218=23= 8 (0.25 pt)

4-Si la mémoire fait 1Go, combien d'adresses correspondront à un bloc du cache L1 ?(1 point)

Taille mémoire / (Nombre de blocs * Taille mot * Taille lignes d'adresse) (0.5 pt) = 1 GOct/ (128 * 4 Oct * 16) = 230/ 27*22*24=217(0.5 pt)

III/A partir des performances du tableau ci-dessous calculer le temps d'exécution moyen d'une instruction

pour chaque niveau sachant que durée d'un cycle horloge estT.(1.5 point) Niveaux Temps d'accès succès (ns)Taux de succèsPénalité d'échec (Cycles) Taille

Cache L1380%5256 Ko

Cache L2690%102 Mo

temps d'accès mémoire moyen = temps d'accès succès +(1 - taux de succès) x pénalité d'échec (0.5 pt)

temps d'accès mémoire moyen Cache L1 = 3 + (1-80%)x5= 4 T (0.5 pt) temps d'accès mémoire moyen Cache L2 = 6 + (1-90%)x10= 7 T (0.5 pt)

Exercice 2 :(5.5 points)

1-Ecrire un programme (en utilisant le minimum d'instruction possible) qui calcule l'expressionZdans une

machine possédantun opérande (machine à une (1) adresse)et dont le mode d'adressage estimmédiat.

Z= (A-B*C) + (D/E)(2.5 points(10*0.25))

Page | 5 / 3

2-En supposant que l'architecture de la machine està deux adresses, donner le code pour évaluer la même

expression et ce en utilisant le minimum d'instruction possible.(1.5 point)

3-Un processeur à 1000 MHz a été utilisé pour exécuter un programme de référence avec les instructions et

le nombre de cycles d'horloge suivants : Type d'instructionNombre d'instructionsCycles d'horloge

Arithmétiques50%2

Point flottant10%4

Transfert de contrôle10%4

Transfert de données30%4

Calculer leCPI(Cycles Par Instruction) et le nombre d'instructions qu'il est capable de traiter par seconde

(MIPS).(1.5 point) CPI = (50*2+10*4+10*4+30*4) / (50+10+10+30) =3(0.5 pt) MIPS (Millions d'Instructions Par Seconde) = fréquence du processeur / CPI.

MIPS = 1000/3= 333.33 MIPS (0.5 pt)

Machine a 1@Utilisation de l'accumulateur

LOAD D;=> [Acc]D

DIV E;=> [Acc]D/E

STORE Z;=> Z[Acc] = D/E

LOAD B; => [Acc]B

MPY C; => [Acc]B*C

STORE Y; => Y[Acc] = B*C

LOADA;=> [Acc]A

SUB Y;=> [Acc]A- B*C

ADD Z;=> [Acc](A- B*C) + ( D/E)

STORE Z; => Z[Acc] <- (A- B*C) + ( D/E)

Machine a 2@

Avec un seul registre

Machine a 2@

Avec des registres

MOVE B, R1

MPY C, R1

SUBA, R1

MOVE E, R2

DIV D, R2

ADD R1, R2

STORE R2, Z

MOVE B, R1

MOVE C, R2

MPY R1, R2

MOVEA, R3

SUB R3, R2

MOVE D, R4

MOVE E, R5

DIV R4, R5

ADD R2, R5

STORE R5, Z

Page | 6 / 3

Exercice 3 : ((3 pts)

Code MIPS à compléter

2 4 1 3 5 6

1message1: .asciiz "Les résultats sont : \n"(0,5 pt)

2.asciiz "La somme de tous les résultats est : "(0,5 pt)

3la $a0,separateur(0,5 pt)

4lb $t3,z(0,5 pt)

5addi $a0,$t1,4(0,5 pt)

6jal afficheSeparateur(0,5 pt)

Page | 7 / 3

Partie QCM :(5 pts)0,5 par bonne réponse

1 Un programme source est

généralement écrit en

տC++տBasic܈

machine

2 Ce sont les éléments de mémoire

les plus rapides. Ils sont situés au niveau du processeur et servent au stockage des opérandes et des résultats intermédiaires.

տMémoires

caches

տMémoires

secondaires

3 Le temps minimal entre 2 accès

mémoire s'appelle mémoire

տTemps

d'accès

տTemps

d'exécution

տTemps

optimal

4 C'est une mémoire morte qui

peut être programmée une seule fois par l'utilisateur. La programmation est réalisée par un programmateur spécifique.

տRAMտSDRAM܈

5 Un programme informatique qui

convertit un programme en langage machine est appelé

Interpréteur

Compilateur

Simulateur

տConvertisseur

6 Le mode d'adressage dans un

processeur défini la manière

տd'exécutionտde lecture

de l'opérande

տde calcul܈

l'opérande

7 Un aléa (problème) dans une

architecture pipeline peut être

܈structurel܈de donnéesտde panne܈

8Les instructions simples sont

utilisées dans l'architecture

տHarvard܈

Newman

տCISC

9 la puissance de traitement du

microprocesseur est représentée en

տPTMտPUIS܈

10 La politique de remplacement

lors d'un défaut de cache est

܈LRUտSIRտROM܈

quotesdbs_dbs23.pdfusesText_29
[PDF] exercices corrigés sur les mémoires pdf

[PDF] architecture des ordinateurs 2eme année informatique

[PDF] architecture des ordinateurs ppt

[PDF] architecture des ordinateurs openclassroom

[PDF] analyse du centre georges pompidou

[PDF] piano & rogers

[PDF] structure centre pompidou

[PDF] faire un exposé sur le centre pompidou paris

[PDF] gerberette

[PDF] centre pompidou materiaux

[PDF] centre pompidou metz architecture pdf

[PDF] les temples égyptiens

[PDF] architecture et technologie des ordinateurs pdf

[PDF] td architecture des ordinateurs corrigé

[PDF] architecture et technologie des ordinateurs cours et exercices corrigés