Registres à décalage : exercices corrigés
Registres à décalage. Registres à décalage. Exercice 1. On utilise les bascules D 74LS74 pour réaliser le schéma suivant : 1. Compléter le tableau suivant
Registres à décalage : exercices corrigés
Registres à décalage. Registres à décalage. Exercice 1. 1. Lorsque l'interrupteur I est fermé on a : S0 = 0 R0 = 1 (R0 à l'air) ⇒. Q0 = 1. S1 = 0 (S1 à l'air)
ELECTRONIQUE NUMERIQUE CORRIGES
TP 1 Corrigé. Logique combinatoire 1. TP 1 quelconque de bits de la séquence à décoder en allongeant le registre à décalage et le circuit de décodage.
TD systèmes logiques.pdf
Exercice 2: Exercice 1 : ( 1°) 3pts 2°) a) 1 pt b) 1pt ). 1) Compléter le schéma suivant pour réaliser un registre “SISO “ à décalage à droite avec le.
Exercice de logique séquentielle: registre à décalage
Logique séquentielle – Registres à décalage – TD. Lycée Jules Ferry – Versailles - LD. 1/5. 2007-2008. Exercice de logique séquentielle: registre à décalage. On
4. Initiation à lassembleur
Pour des décalages multiples le nombre de bits à décaler est placé dans le registre de 8 bits CL. laissons en exercice. Ce même programme peut être utilisé ...
RESUME DE COURS ET CAHIER DEXERCICES
Roux (Ediscience) très complet sur les circuits logiques de base y compris l'aspect technologique (TTL. CMOS…)
M2 SIA TD “Capteurs CCD”
Exercice 1. Le nombre d'électrons Ne qui s'échappent du puits de potentiel en le registre et 1 décalage horizontal pour arriver au noeud de sortie. D'où ...
Corrigé TD 6 – Architecture logicielle Format des instructions Etude
Exercice 1. Donner la suite d'instructions pour exécuter le Les instructions de décalage décalent le contenu d'un registre vers la droite ou vers la gauche.
HAMDI HOCINE
Volume 2 : exercices corrigés. - 6- chapitre 1: vérins et distributeurs. Exercice 1.4 (par décalage des registres) dans les variables q3 et q'3. d° Les bidons ...
Registres à décalage : exercices corrigés
Registres à décalage. Registres à décalage. Exercice 1 On veut réaliser un registre à décalage 4 bits a entrée parallèle ou série et sortie série.
Registres à décalage : exercices corrigés
electroussafi.ueuo.com. Registres à décalage. Registres à décalage. Exercice 1. 1. Lorsque l'interrupteur I est fermé on a : S0 = 0 R0 = 1 (R0 à l'air) ?.
Architecture des ordinateurs Corrigé du TD 7 : Circuits séquentiels
Rappeler le fonctionnement d'une bascule D simple. Correction : cf. le cours. 2. Réaliser un registre à décalages sur 6 bits à l'aide de bascules D.
Registre à décalage - CIRCUITS SÉQUENTIELS Exercice 2.1
lgf en ignorant les multiplexeurs 2×1 qui font partie de la correction de l'exercice suivant. 22. TD 2. SHIFT. SHIFT. SHIFT. SHIFT. SHIFT.
Exercice de logique séquentielle: registre à décalage
Logique séquentielle – Registres à décalage – TD. Lycée Jules Ferry – Versailles - LD. 1/5. 2007-2008. Exercice de logique séquentielle: registre à décalage.
Registre à décalage
5) Donner la fréquence maximale de fonctionnement. Exercice 2. Même questions avec le montage ci-dessous qui comprend 3 bascules JK du circuit intégré 4027.
Programmation LabVIEW
22 nov. 2002 Tester puis corriger les ... définir l'incrément et le décalage de la courbe. Page - 53 ... Exercice N° 3: Registre à décalage.
Bascules Registres
Mémoires •Circuit asynchrone : les
RESUME DE COURS ET CAHIER DEXERCICES
REALISATION D'UN REGISTRE A DECALAGE des exos corrigés. ... 3) A partir des 2 exercices précédents dessiner le schéma d'une porte NOR puis d'une porte ...
1 Mémoire
CORRIGE DES EXERCICES. Leçon 03. 1er exercice : A l'aide de registres et de tous autres circuits séquentiels ou combinatoires réaliser le circuit en mesure
[PDF] Registres à décalage : exercices corrigés - Electroussafi
Registres à décalage Registres à décalage Exercice 1 On utilise les bascules D 74LS74 pour réaliser le schéma suivant : 1 Compléter le tableau suivant :
[PDF] Registres à décalage : exercices corrigés - Electroussafi
electroussafi ueuo com Registres à décalage Registres à décalage Exercice 1 1 Lorsque l'interrupteur I est fermé on a : S0 = 0 R0 = 1 (R0 à l'air) ?
les registres à décalage exercice corrigé - F2School
Étiquette les registres à décalage exercice corrigé Electronique Numérique : Cours et exercices corrigés · Electronique-Numérique-Cours-et-exercices-
Examen corrige Registre à decalage avec chargement parallèle serie
Registres à décalage : exercices corrigés - Electroussafi Utiliser les bascules JK 74LS76 pour réaliser le schéma de la question 1 Exercice 2
[PDF] Exercice de logique séquentielle: registre à décalage
Exercice de logique séquentielle: registre à décalage On se propose d'étudier le circuit HEF40194B dont un extrait de la documentation est fourni en
[PDF] Registre à décalage - Jacques BOUDIER
Même questions avec le montage ci-dessous qui comprend 3 bascules JK du circuit intégré 4027 td_10 sdw mai 2002 1/3 Exercices Électronique numérique C
registre a decalage Exercices Corriges PDF
QUELQUES EXERCICES EN LANGAGE VHDL 1- Décrire un registre à décalage 8 bits 2 ? Décrire un compteur/décompteur 8 bits avec remise à zéro
[PDF] logique sequentielle - d angelis
CORRIGE DES EXERCICES Leçon 03 1er exercice : A l'aide de registres et de tous autres circuits séquentiels ou combinatoires réaliser le circuit en mesure
[PDF] TD 2 - CIRCUITS SÉQUENTIELS Exercice 21 - Registre à décalage
Le banc de registres vu en cours comporte : 1 un circuit séquentiel de mémorisation généralement une bascule D pour chaque bit de chaque registre du banc ;
LOGIQUE SEQUENTIELLE - D. ANGELIS 1
LOGIQUE SEQUENTIELLE
CORRIGE DES EXERCICES
Leçon 03
1 er exercice :A l'aide de registres et de tous autres circuits séquentiels ou combinatoires réaliser le circuit en mesure de
résoudre le problème suivant :Un nombre de 3 bits se présente sous forme parallèle, simultanément, deux bits d'adresse A1 et A0 qui
étaient à 0 passent à la fonction entrées parallèles (01) et passeront à 10 au pulse d'horloge suivant Faire entrer
dans le registre ci dessus le nombre de 3 bits, le multiplier par 2 et le sortir sous forme série le bit de poids fort en
premier.1/ décrire la séquence qui devra être appliquée sur les différentes entrées mais qu'il n'est pas à réaliser .
2/ générer un signal sur une ligne S passant à 1 pendant la durée de la sortie des 4 bits, sa retombée est
supposée faire mettre les lignes A1A0 à 003/ faire le schéma
Rappel de la table des adresses
A1 A0 Fonction
0 0 Mémoire
0 1 Entrées parallèles
1 0 Décalage droite
1 1 Décalage gauche
Séquence à réaliser en partie :
1/ Le nombre b3,b2,b1 est présent sur les entrées parallèles A1A0 passe à 01 et l'impulsion d'horloge
charge le nombre dans le registre2/ A1A0 passe à 10 le registre est en décalage à droite, l'entrée série droite est à 0 le pulse d'horloge
multiplie le nombre par 2. Il devient b4b3b2b1 et b4 est présent sur la sortie Q43/ Le signal S passe à 1 afin d'informer l'utilisateur que les 4 bits vont sortir, b4 est sur Q4
4/ b3 est présent sur Q4
5/ b2 est présent sur Q4
6/ b1 est présent sur Q4 le signal S passe à 0 sous l'effet du pulse d'horloge
7/ 0 est présent sur Q4
Schéma proposé
Lorsque A1A0=10 (décalage à droite) la première JK reçoit du 1 en J et 0 en K sous l'effet du pulse
d'horloge sa sortie Q=1, elle valide le compteur ( les 2 autres JK) lorsque le compteur passe à 3 (sorties 11) la 1
ère
JK reçoit du 1 en J et en K elle change donc d'état Q=0 sous l'effet du pulse d'horloge et le compteur recycle
naturellementLOGIQUE SEQUENTIELLE - D. ANGELIS 2
2ème
solution proposéeLa séquence s'effectue sur 6 pulses d'horloge, on réalise un compteur modulo 6 qui comptera tant que les
lignes A1A0 comportent un 1. La sortie S sera générée par décodage des sorties du compteur.
Réalisation du compteur
Q 3 Q 2 Q 1 J 3 K 3 J 2 K 2 J 1 K 10 0 0 0 x 0 x 1 x
0 0 1 0 x 1 x x 1
0 1 0 0 x x 0 1 x
0 1 1 1 x x 1 x 1
1 0 0 x 0 0 x 1 x
1 0 1 x 1 0 x x 1
L'équation de J
1 et de K 1 est simple puisque les cases ne contiennent que des 1 et des x, les x peuventêtre remplacés par des 1 ou des 0 à volonté, bien entendu nous les remplacerons par des 1 et J1 = K1 = 1
Tableaux de Karnaugh pour les équations de J
2 et K 2J2 K2
Q3Q2ĺ
Q1Ļ
00 01 11 10
Q3Q2ĺ
Q1Ļ
00 01 11 10
0 0 x X 0 0 x 0 X x
1 1 x X 0 1 x 1 X x
Nous tirons de ces tableaux
J 2 = Q3 Q1 K 2 = Q 1LOGIQUE SEQUENTIELLE - D. ANGELIS 3
Tableaux de Karnaugh pour les équations de J
3 et K 3J3 K3
Q3Q2ĺ
Q1Ļ
00 01 11 10
Q3Q2ĺ
Q1Ļ
00 01 11 10
0 0 0 X x 0 x x X 0
1 0 1 X x 1 x x X 1
Nous tirons de ces tableaux
J 2 =Q 2 Q 1 K 2 = Q 1Nous obtenons le schéma ci-dessous :
Compteur synchrone modulo 6
Le décodage pourra s'effectuer de façon simple avec un démultiplexeur d'où le schéma ci dessous
LOGIQUE SEQUENTIELLE - D. ANGELIS 4
2ème
exerciceAssocier deux registres de telle sorte que l'association se comporte comme un seul registre universel 8 bits
3ème
exerciceUn nombre de 4 bits arrive sous forme série le bit de poids fort en premier. Décrire la séquence qui
permettra de l'introduire dans le registre et le ressortir renversé, c'est à dire bit de poids faible en premier
A1A0 = 10 (décalage à droite)
Faire arriver le nombre sur ESD
4 pulses d'horloge
A1A0 = 11 (Décalage à gauche)
Récupérer le nombre sur SSG
4 pulses d'horloge
4ème
exerciceA l'aide de registres et de tous autres circuits séquentiels ou combinatoires réaliser le circuit en mesure de
résoudre le problème suivant :Un nombre de 4 bits arrive sous forme série au rythme d'une horloge F0 , le premier bit est signalé par une
impulsion sur une ligne séparée Si. Le ressortir au rythme F0/2 le premier bit signalé par une impulsion sur une
ligne SoSéquence à réaliser
LOGIQUE SEQUENTIELLE - D. ANGELIS 5
1 - Le nombre est présent sur l'entrée série
2 - 4 impulsions d'horloge à la fréquence F0 introduisent le nombre dans le registre et la sortie So indique
que le 1 er bit est présent sur la sortie3 - l'horloge à la fréquence F0/2 prend la main lorsque le dernier bit est présent sur la sortie So passe à 1
à nouveau.
Au départ le compteur est à 0, le multiplexeur envoie la fréquence F0. Un pulse sur H de la JK 2 la fait
passer à 1 le compteur est validé et les bits entrent dans le registre . Lorsque le compteur atteint 3 la sortie SO
passe à 1, lorsqu'il passe à 4 le multiplexeur envoie la fréquence F0/2 le 8ème
pulse remet à 0 la JK 2 inhibant le compteur et le multiplexeur envoie à nouveau la fréquence F0. 5ème
exerciceUne impulsion doit dans un système déclencher le fonctionnement d'un circuit et mémoriser le résultat de
ce circuit 2 pulses d'horloge plus tard. Comment faire ?Le premier circuit reçoit l'impulsion directement le second reçoit l'impulsion retardée par un registre à
décalage à deux bascules.quotesdbs_dbs21.pdfusesText_27[PDF] geogebra pdf
[PDF] les registre litteraire pdf
[PDF] la vénus d ille fiche de lecture 4ème
[PDF] index des immeubles consulter
[PDF] circonscription foncière
[PDF] registre foncier ville de québec
[PDF] registre foncier montréal
[PDF] réquisition d'inscription définition
[PDF] registre foncier joliette
[PDF] bureau de la publicité des droits
[PDF] registre foncier saguenay
[PDF] séquenceur cablé et microprogrammé
[PDF] architecture de l'ordinateur cours et exercices pdf
[PDF] unité de commande