[PDF] Registre à décalage - CIRCUITS SÉQUENTIELS Exercice 2.1

View - Download Registre à décalage - CIRCUITS SÉQUENTIELS Exercice 2.1

Previous PDF

Next PDF

TD 2 19

TD 2 -CIRCUITS SÉQUENTIELS

Comparaison des circuits séquentiels élémentaires, banc de registres et registres à décalages.

Page web :

Support :

wire.lgf comporte des " macros » pour faciliter le dessin de circuits ré- pétitifs et reg_mask.lgf propose un masque du banc de registres (avec les circuits séquentiels de base).

Exercice 2.1 - Banc de registres

On souhaite réaliser un banc de registres en

DigLog

Lebanc de registresvu en cours comporte :

1. un circuit séquentiel de mémorisation, généralement unebascule D, pour chaque

bit de chaque registre du banc;

2. unport d'écriturecomportant un décodeur pour sélectionner le numéro de re-

gistre qui doit être modifié (e.g., le résultat d'une addition);

3. deuxports de lectureconstitués de multiplexeurs pour sélectionner les deux re-

gistres que l'on souhaite lire (e.g., les opérandes d'une addition). D'autre-part, on rappelle qu'une bascule D est constituée de deux latches en sé- quenceavec une horlogeinversée; ce circuit joue le rôle d'un " sas » dont les " portes » s'activent lors des phases descendantes et ascendantes de l'horloge.

Question 2.1.1

Construire un banc de 8 registres 16-bits, avec un port d'écriture et deux ports de lecture (pour la lisibilité du circuit, on construira en fait un banc de 8 registres 1-bit que l'on utilisera 16 fois).Penser à utiliser efficacement la composition hiérarchique des éléments (bascules D, décodeur, multiplexeurs) en

DigLog

Réponse

Il faut dupliquer la sortie de chaque registre car un même registre peut être lu deux fois au même cycle (par exemple pour l'instruction

ADD R0, R0

rightarrow R1 Pour chaque port de lecture, on doit disposer d'un multiplexeur

8×1

; ce multiplexeur est directement commandé par le numéro du registre à lire. Pour l'écriture, on doit disposer d'un décodeur

3→8

; chaque signal correspond à la com- mande d'écriture d'un des registres. Comme l'écriture peutêtre inhibée par le signal

W, il faut

20 TD 2 faire un ET logique entre le signal du décodeur et W ; le signal résultant est lui-même utilisé pour inhiber l'horloge entrant dans le registre à l'aide d'un autre ET logique. Le banc de registres 1-bit est donné sur la figure 7. Voir le fichier reg.lgf

BANK_1b

3->8

AND_1x8b

0 1 2 3 4 5 6 7

MUX8x1_1bMUX8x1_1b

8 registres 1-bit"BANK_1b"

CLOCK W

FIG. 7 - Banc de registres 1-bit

Exercice 2.2 - Registre à décalage

Outre les registres classiques, un processeur contient souvent des registres à déca- lage utilisés pour des manipulations de bits, des calculs d'adresses et des opérations logiques. On veut maintenant construire un tel registre à décalage.Question 2.2.1 En utilisant le registre 1-bit défini dans le fichier reg_mask.lgf , réaliser un re- TD 2 21
gistre 4-bits capable d'effectuer un décalage de 1 bit vers la gauche ou vers la droite en un cycle (à partir de la valeur enregistrée). On effectuera un décalage " logique », c'est-à-dire que l'on introduira des 0 à droite ou à gauche, respectivement. Le registre doit pouvoir se comporter soit comme un registre classique,soit comme un registre à décalage; on dispose pour cela d'un signalNEW(1=registre classique, 0=registre à décalage). On dispose également d'un signalDIRindiquant la direction du décalage (1=décalage à droite, 0=décalage à gauche).

Réponse

On suppose que le registre 4-bits est initialisé à l'aide d'un signal NEW lors d'un top d'hor- loge. On introduit un signal DIR de direction de décalage, et on suppose que le décalage ne se fait que lorsque NEW est à 0. La brique de base du registre à décalage est donc une bascule D précédée d'un multiplexeur sélectionnant soit l'entrée d'initialisation - NEW=1 - soit le bit immédiatement à gauche dans les sorties des bascules - NEW=0 et DIR=1 - soit le bit immédiatement à droite dans les sorties des bascules - NEW=0 etDIR=0 ; l'entrée de gauche (resp. droite) du multiplexeur de poids le plus fort (resp. faible) étant relié au signal nul. Voir le circuit de la figure 8 - réalisé pour un registre 16-bits - et le fichier shift.lgf

Question 2.2.2

En utilisant un circuit combinatoire réalisé à la question précédente, construisez sur un mot de 4 bits, en un seul cycle. Un tel circuit s'appelleunbarrel shifter.

Réponse

On peut réaliser un circuit de taille

nlog2n en enchaînant log2n colonnes de nmultiplexeurs

4×1

dont les entrées sont décalées à droite ou à gauche de n,n/2 , ..., 2, et 1 bits respec- tivement. Chaque multiplexeur est contrôlé par un signal DIR de direction et un signal SHk k? {1,2,...,n/2,n} pour sélectionner une entrée décalée ou non. Le schéma de décalage gauche pour n=8 est donné sur la figure 9. Voir lecircuit de lafigure 10 - réalisépour un registre16-bits - et le fichier barrel.lgf en ignorant les multiplexeurs

2×1

qui font partie de la correction de l'exercice suivant. 22
TD 2 SHIFT

DLATCH_1b

DLATCH_1bDLATCH_1b

RS_1b

RS_1bDFLIPFLOP_1b

CLOCK DIR NEW0

SHOUT_12

SHOUT_13

SHOUT_14

SHOUT_15

0

SHOUT_0

SHOUT_1

SHOUT_2

SHOUT_3

SHOUT_4

SHOUT_5

SHOUT_6

SHOUT_7

SHOUT_8

SHOUT_9

SHOUT_10

SHOUT_11

"RS_1b""DLATCH_1b""SHIFT" DIR NEW OUT IN

RIGHTLEFT

"DFLIPFLOP_1b"

FIG. 8 - Registre à décalage

TD 2 23
D1D 0 D 2 D 3 D 4 D 5 D 6 D 7 S 200
0 0 S 100
S 00 Q 7Q 6Q 5Q 4Q 3Q 2Q 1Q FIG. 9 - Schéma d'unbarrel shifter8-bits (décalage à gauche) 24
TD 2 TD 2 25

MUX2x1_1b

MUX2x1_1bMUX2x1_1b

SHIFT_1bSHIFT_1b

MUX2x1_1bMUX2x1_1bMUX2x1_1bMUX2x1_1b

MUX2x1_1bMUX2x1_1bMUX2x1_1bMUX2x1_1b

MUX2x1_1bMUX2x1_1b

MUX2x1_1b

MUX2x1_1b

SHIFT_1b

SHOUT_0

SHOUT_1

SHOUT_2

SHOUT_3

SHOUT_4

SHOUT_5

SHOUT_6

SHOUT_7

SHOUT_8

SHOUT_9

SHOUT_10

SHOUT_11

SHOUT_12

SHOUT_13

SHOUT_14

SHOUT_15

SHIN_0

SHIN_1

SHIN_2

SHIN_3

SHOUT_0

SHOUT_1

SHOUT_2

SHIN_6SHIN_5SHIN_4SHIN_8

SHIN_9

SHIN_10

SHIN_11

SHOUT_8

SHOUT_9

SHOUT_10

SHIN_14SHIN_13SHIN_12SH_1

SH_2 SH_4 SH_8 DIR ARITH

ROTATESH_1

0 0 DIR SHIFT RIGHT

LEFT01

10 "SHIFT_1b" "MUX2x1_1b"

FIG. 10 - Circuit dubarrel shifter

26
TD 2 TD 2 27

Question 2.2.3

Pour un mot denbits, quel est le nombre de multiplexeurs qu'un bit donné doit Quelles seraient les conséquences si l'on cherchait à réduire encore la latence de traversée du registre à décalage?

Réponse

Sur le circuit précédent, il y a

log2n étapes de traversée quelle que soit la valeur de d. Le barrel shifter est un compromis entre taille du circuit et latence de traversée. Si l'on cherchait à obtenir une latence indépendante de n, on obtiendrait nécessairement un circuit de taille exponentielle (un multiplexeur par valeur dedet une porte OU à nentrées par signal de sortie; un tel circuit ne serait réalisable que pour de petites valeurs de n. Exercice 2.3(facultatif)- Compléments sur le décalage On étend le registre à décalage avec des opérations supplémentaires.Question 2.3.1 Modifier lebarrel shifterpour permettre le décalage logique, ainsi que la rotation dedbits vers la gauche ou vers la droite.

Réponse

À chaque étage, on ajoute des multplexeurs

2×1

en amont des multiplexeurs de décalage. Ceux-ci permettent de choisir entre un remplissage par des 0ou par les bits évincés lors du

décalage - afin d'effectuer une rotation. Chaque bit rempli par un 0 ou un bit évincé nécessite

un muliplexeur

2×1

- le premier étage en nécessite 16, les 8 bits de poids fort (resp. faible) sont remplis lors d'une rotation à droite (resp. gauche);

- le deuxième en nécessite 8, les 4 bits les plus à gauche et les4 bits les plus à droite;

- le troisième en nécessite 4; - le quatrième en nécessite 2.

On peut remarquer que ces multiplexeurs peuvent être remplacés par des portes ET, l'une de leurs

entrées étant toujours nulle. Voir le circuit de la figure 10 et le fichier barrel.lgf

Question 2.3.2

représenté en complément à 2, quel est l'effet d'un décalageà droite? à gauche? En

quoi le décalage d'un nombre est-il différent du décalage logique? Le décalage d'un nombre s'appelle le décalage " arithmétique ». Modifier le circuit ci-dessus pour qu'il puisse effectuer soit un décalage logique, soit un décalagearithmétique. 28
TD 2

Réponse

On ajoute une porte ET entre le signal

ARITH et le bit de poids fort de l'entrée IN15 . Voir la figure 10 et le fichier barrel.lgfquotesdbs_dbs42.pdfusesText_42

[PDF] td corrigé registre ? décalage

[PDF] geogebra pdf

[PDF] les registre litteraire pdf

[PDF] la vénus d ille fiche de lecture 4ème

[PDF] index des immeubles consulter

[PDF] circonscription foncière

[PDF] registre foncier ville de québec

[PDF] registre foncier montréal

[PDF] réquisition d'inscription définition

[PDF] registre foncier joliette

[PDF] bureau de la publicité des droits

[PDF] registre foncier saguenay

[PDF] séquenceur cablé et microprogrammé

[PDF] architecture de l'ordinateur cours et exercices pdf

[PDF] unité de commande