Exécute les instructions machines en utilisant les registres et l'UAL 2 registres pour la manipulation des instructions centrale et le processeur (registre)
Previous PDF | Next PDF |
[PDF] CPU et mémoire
Exécute les instructions machines en utilisant les registres et l'UAL 2 registres pour la manipulation des instructions centrale et le processeur (registre)
[PDF] Chapitre 2 - Cours
Processeur contient deux registres spéciaux • Registre d'instruction (RI) • Compteur ordinal (PC → Program Counter) • Traitement complet d'une instruction
[PDF] Architecture des ordinateurs - Licence Informatique - Université de
registre d'instruction RI : permet de stocker l'instruction qui doit être exécutée 击 T (Trap flag) : mis `a 1 le processeur fonctionne en mode pas `a pas
[PDF] Etapes dexécution des instructions
Charger le 1er mot d'instruction de la mémoire principale vers le registre d' Pendant que le processeur travaille, l'unité de pré-extraction des instructions
[PDF] But de ce sujet Les registres du processeur - Cours Tech Info
Ces flags servent entre autre aux instructions de sauts conditionnels L'instruction pointeur IP Aussi appelé compteur ordinal est un registre qui s'incrémente sans
[PDF] Jeux dinstructions et modèles dexécution - CNU 27 Marseille
extraite de la mémoire et recopiée dans une registre du processeur, appelé Registre Instruction (IR) Jeux d'instructions et mod`eles d'exécution – p 3
[PDF] Architecture des ordinateurs
L'instruction est stockée dans le registre d'instruction du processeur Page 25 Université de Savoie 25 Le traitement des instructions
[PDF] Les registres - FSG
4 mar 2017 · (recopiées dans des registres puis traitées par le processeur) 04/03/ Le processeur : vue externe ▫ Le pointeur et le registre d'instruction
[PDF] Fonctionnement et performance des processeurs - Eric Cariou
Registres ◇ Registre = mots mémoire internes au processeur ◇ Les registres de fonctionnement ◇ Compteur Ordinal (CO), Registre Instruction (RI),
[PDF] circulaire douane maroc 2017
[PDF] admission temporaire marchandise maroc
[PDF] dedouanement jet ski maroc prix
[PDF] relativité générale einstein
[PDF] admission temporaire définition
[PDF] relativité générale cours et exercices corrigés pdf
[PDF] dotation touristique maroc 2016
[PDF] cours de relativité générale
[PDF] les niveaux de langue exercices ? imprimer
[PDF] les registres de langue cycle 3
[PDF] livre de police garagiste legislation
[PDF] registre cancer poumon
[PDF] logiciel de calcul formel gratuit
[PDF] fiche utilisation geogebra
La fonction d'exécution
CPU, Mémoire
Couche des langages d'application
Couche du langage d'assemblage
Couche du système d'exploitation
Couche architecture du jeu d'instructions
(couche ISA)Couche microarchitecture
Couche logique numérique
Niveau 5
Niveau 4
Niveau 3
Niveau 2
Niveau 1
Niveau 0
Traduction (compilateur)
Traduction (assembleur)
Interprétation partielle (système
d'exploitation)Interprétation (microprogramme)
ou exécution directeMatériel
La couche " microarchitecture »
3La couche " microarchitecture »
yDes fonctions logiques évoluées sont interconnectées : yRegistres yContrôleur yUnité Arithmétique et logique y... yCouche supérieures : ISA (jeu d'instructions) yCouche inférieure : Logique numérique 4CPU: Structure
yDans les ordinateurs réels, le jeu d'instructions est encodé en binaire et la logique câblée remplace le LM yCU (Control Unit) contrôle, interprète les instructions, lit le compteur d'instructions et fait la séquence d'actions correspondantes au cycleFetch/Execute
yALU + CU = CPU (Central Processing Unit) 5Little Man Computer
6CPU & Registres
yExécute les instructions machines placées en mémoire centrale yEst constitué de quatre parties L'unité arithmétique et logique (UAL) Exécution de tous les calculs de microprocesseur Les registres Zones de mémorisation de l'information internes au microprocesseur L'unité de commande (CU - control unit) Exécute les instructions machines en utilisant les registres et l'UAL Le bus de communication interne 7Registres LMC
yZones de mémorisation de l'information internes au microprocesseur yRegistres spécifiques: y2 registres pour la manipulation des instructions PC (le compteur ordinal) IR (le registre d'instruction) y2 registres permettant la communication avec les autres modules via le bus MAR (le registre d'adresses) MDR (le registre de données) yRegistres généraux Un seul registre : Acc (accumulateur) 8Compteur de programme ( PC )
C'est un registre d'adresses.
Contient l'adresse de la prochaine instruction à exécuter. Incrémenté après l'exécution de chaque instruction. Peut être changé lors de l'exécution: instruction "jump". Initialiser à zéro ou " reset » au début. 9Le registre d'instruction ( IR )
C'est un registre de données. Il contient une
instruction à exécuter.Op Code + Adresse
Type de traitement à réaliserLocalisation des donnéesADD 99: 1 99
10Registre d'adresses (MAR)
Contient l'adresse du mot mémoire. Cette
adresse est placée sur le bus d'adresses et devient la valeur d'entrée du circuit de sélection qui va à partir de cette entrée sélectionner le mot correspondant.Registre de données (MDR)
Il permet l'échange d'informations
(contenu d'un mot mémoire) entre la mémoire centrale et le processeur (registre) 11Accumulateur
Registre (ou l'ensemble de registres) utilisé pour la manipulation des données. D'habitude contient les résultats des opérations arithmétiques ou logiques. 12Opération de la mémoire
yUne unité Mémoire consiste en un ensemble de cellules de stockage possédant une adresse propre et pouvant stocker une valeur binaire yMAR - registre contenant l'adresse de la mémoire où sera stockée la donnée yMDR - registre contenant la donnée/Instruction a être stockée/lu 12 13Mémoire et les registres MDR &
MARAdresse
Donnée
Copyright 2010 John Wiley & Sons, Inc.
7-13 14Exemple MAR-MDR
Copyright 2010 John Wiley & Sons, Inc.
7-14 15Analogie visuelle
Copyright 2010 John Wiley & Sons, Inc.
7-15 16Cellule mémoire
Copyright 2010 John Wiley & Sons, Inc.
7-16 17Capacité Mémoire
Déterminée par deux facteurs:
1. Nombre de bits dans MAR
LMC = 100 (00 to 99) Nombre d'adresses mémoires pouvant être décodées2. Taille du champs adresse dans
l'instruction 4 bits permet 16 locations 8 bits permet 256 locations 32 bits permet 4,294,967,296 ou 4 GB 17 18L'exécution d'une instruction
yL'exécution d'une instruction implique: yLe microprocesseur Registres UAL Unité de commande Bus interne yLe bus de communication mémoire/microprocesseur yLa mémoire centrale 19L'exécution d'une instruction
yExécuter une instruction équivaut à permettre des interactions efficaces entre ces trois composants yMicroprocesseur yLe bus de communication mémoire/microprocesseur yLa mémoire centrale 20 kcRegistres CPU LMC
Accumulateur ( A or Acc )
Registre d'instruction ( IR )
Registre d'adresses ( MAR )
Registre de données ( MDR )
Compteur de programme ( PC )
Mémoire
21Little Man vs CPU
Cycle Fetch-Execute
LM lit le compteur
de programme ...lire l'instruction: STOREAller au tiroir
correspondant ...Lire un champ d'opérande
de l'instructionÉcrire la valeur de l'unité
de calcul sur un papierMettre le papier dans
le tiroirIncrémenter (faire +1) le
compteur de programme.PC -> MAR
MDR -> IR
IR[adr] -> MAR
A -> MDR
PC +1-> PC
22Cycle d'instruction: Fetch-Execute
06 LDA 15A AM[15]
51523
"Fetch» yC'est la phase de recherche et de chargement de l'instruction, pointée par le compteur de programme PC dans le registre instruction IR yLe contenu du PC est placé dans le registre d'adresses MAR L'accès mémoire yPlacer le contenu du registre MDR dans le registre IR 24
kc
PC: 06
IR: (précédant)
A: (précédant)
MAR: 06
MDR: (précédant)
PC -> MAR
9915: 10
06: 515
0 25kc
PC: 06
IR: (précédant)
A: (précédant)
MAR: 06
MDR: (précédant)
L'accès mémoire à l'adresse 06
9915: 10
06: 515
0 26kc
PC: 06
IR: (précédant)
A: (précédant)
MAR: 06
MDR: 515
Le contenu M[06] dans MDR:
9915: 10
06: 515
0 27PC: 06
IR: 515
A: (précédant)
MAR: 06
MDR: 515
MDR -> IR
9915: 10
06: 515
0 28"Execute» yAnalyse de l'instruction yL'unité de commande déclenche la séquence de micro-instructions nécessaires à la réalisation de l'instruction yIncrémenter le compteur de programme yDépend de l'instruction yOn continue l'exemple : LDA 15 29
PC: 06
IR: 515
A: (précédant)
MAR: 15
MDR: 515
IR [ partie adresse ] -> MAR
9915: 10
06: 515
0 30PC: 06
IR: 515
A: (précédant)
MAR: 015
MDR: 515
LOAD =>M[15] = 10 =>MDR
9915: 10
06: 515
0 31PC: 06
IR: 515
A: (précédant)
MAR: 015
MDR: 10
MDR = 10
9915: 10
06: 515
0 32PC: 06
IR: 515
A: 10MAR: 15
MDR: 10
IR [op code] s'exécute: MDR -> A
9915: 10
06: 515
0 33PC: 07
IR: 515
A: 10MAR: 15
MDR: 10
PC + 1 -> PC
9915: 10
06: 515
0 34PC: 07
IR: 515
A: 10
MAR: 15
MDR: 10
Fin ! 9915: 10
06: 515
0 35Fetch-Execute Cycle de l'instruction Load
PC + 1 -> PC MDR -> A IR(adresse) -> MAR MDR -> IR PC -> MAR 36Maintenant:
07 ADD 18
M[18] = 71, le reste est le même
Fetch-Execute Cycle de l'instruction ADD
37PC: 07
IR: 515
A: 10MAR: 07
MDR: 10
PC -> MAR
9918: 71
15: 10
07: 118
06: 515
0 38PC: 7
IR: 515
A: 10MAR: 7
MDR: 10
MAR accède l'adresse 7
9918: 71
15: 10
07: 118
06: 515
0 39PC: 7
IR: 515
A: 10MAR: 7
MDR: 118
Contenu de M[7] -> MDR
9918: 71
15: 10
07: 118
06: 515
0 40PC: 7
IR: 118
A: 10MAR: 7
MDR: 118
MDR -> IR
9918: 71
15: 10
07: 118
06: 515
0 41PC: 7
IR: 118
A: 10MAR: 18
MDR: 118
IR [adresse] -> MAR
9918: 71
15: 10
07: 118
06: 515
0 42PC: 7
IR: 118
A: 10MAR: 18
MDR: 118
M[MAR] accédé
9918: 71
15: 10
07: 118
06: 515
0 43PC: 7
IR: 118
A: 10MAR: 18
MDR: 71
M [18] -> MDR
9918: 71
15: 10
07: 118
06: 515
0 44PC: 7
IR: 118
A: 81MAR: 18
MDR: 71
IR [opcode] exécuté: A = A + MDR
9918: 71
15: 10
07: 118
06: 515
0 45PC: 8
IR: 118
A: 81MAR: 18
MDR: 71
PC = PC + 1
9918: 71
15: 10
07: 118
06: 515
0 46PC + 1 -> PC A + MDR -> A IR(address) -> MAR MDR -> IR PC -> MARquotesdbs_dbs42.pdfusesText_42