registre d'instruction RI : permet de stocker l'instruction qui doit être exécutée 击 T (Trap flag) : mis `a 1 le processeur fonctionne en mode pas `a pas
| Previous PDF | Next PDF |
[PDF] CPU et mémoire
Exécute les instructions machines en utilisant les registres et l'UAL 2 registres pour la manipulation des instructions centrale et le processeur (registre)
[PDF] Chapitre 2 - Cours
Processeur contient deux registres spéciaux • Registre d'instruction (RI) • Compteur ordinal (PC → Program Counter) • Traitement complet d'une instruction
[PDF] Architecture des ordinateurs - Licence Informatique - Université de
registre d'instruction RI : permet de stocker l'instruction qui doit être exécutée 击 T (Trap flag) : mis `a 1 le processeur fonctionne en mode pas `a pas
[PDF] Etapes dexécution des instructions
Charger le 1er mot d'instruction de la mémoire principale vers le registre d' Pendant que le processeur travaille, l'unité de pré-extraction des instructions
[PDF] But de ce sujet Les registres du processeur - Cours Tech Info
Ces flags servent entre autre aux instructions de sauts conditionnels L'instruction pointeur IP Aussi appelé compteur ordinal est un registre qui s'incrémente sans
[PDF] Jeux dinstructions et modèles dexécution - CNU 27 Marseille
extraite de la mémoire et recopiée dans une registre du processeur, appelé Registre Instruction (IR) Jeux d'instructions et mod`eles d'exécution – p 3
[PDF] Architecture des ordinateurs
L'instruction est stockée dans le registre d'instruction du processeur Page 25 Université de Savoie 25 Le traitement des instructions
[PDF] Les registres - FSG
4 mar 2017 · (recopiées dans des registres puis traitées par le processeur) 04/03/ Le processeur : vue externe ▫ Le pointeur et le registre d'instruction
[PDF] Fonctionnement et performance des processeurs - Eric Cariou
Registres ◇ Registre = mots mémoire internes au processeur ◇ Les registres de fonctionnement ◇ Compteur Ordinal (CO), Registre Instruction (RI),
[PDF] circulaire douane maroc 2017
[PDF] admission temporaire marchandise maroc
[PDF] dedouanement jet ski maroc prix
[PDF] relativité générale einstein
[PDF] admission temporaire définition
[PDF] relativité générale cours et exercices corrigés pdf
[PDF] dotation touristique maroc 2016
[PDF] cours de relativité générale
[PDF] les niveaux de langue exercices ? imprimer
[PDF] les registres de langue cycle 3
[PDF] livre de police garagiste legislation
[PDF] registre cancer poumon
[PDF] logiciel de calcul formel gratuit
[PDF] fiche utilisation geogebra
Architecture des ordinateurs
Licence Informatique - Universit
´e de Provence
Jean-Marc Talbot
jtalbot@cmi.univ-mrs.frL3 Informatique - Universit´e de Provence ()Architecture des ordinateurs257 / 313Processeur : description - fonctionnement -
microprogrammationL3 Informatique - Universit´e de Provence ()Architecture des ordinateurs258 / 313Processeur : description
L3 Informatique - Universit´e de Provence ()Architecture des ordinateurs259 / 313Au coeur du processeur
On trouve au sein d"un processeur :des
´el´ements de m´emorisation : (banc de) registres - cachedes ´el´ements de calcul : unit´e arithm´etique et logique (UAL-ALU) - unit ´es de calcul flottant (FPU - Floating Point Unit)des´el´ements de commandes : unit´e de contrˆole/commandeL3 Informatique - Universit´e de Provence ()Architecture des ordinateurs260 / 313
Unit´e de calculUnit
´e arithm´etique et logique : ALU
calculs sur les entiers - op´erations bool´eennesUnit
´e de calcul flottant : (FPU - Floating Point Unit) calculs sur les flottants : sqrt, sin, ...unit´e multim´edia :
calcul vectoriel (mˆeme instruction sur plusieurs donn´ee en
parall `ele)Intel MMX et SSE, AMD 3DNow!
Plusieurs unit
´es au sein d"un processeur :
3 ALU au sein du Pentium
L3 Informatique - Universit´e de Provence ()Architecture des ordinateurs261 / 313Unit´e de contrˆole/commande (I)unit
´e qui coordonne le fonctionnement des autres´el´ements pour ex ´ecuter la s´equence d"instructions constituant le programme.pour ex ´ecuter une instruction, deux cycles se succ`edent I recherche de l"instruction`a ex´ecuterIex´ecution de l"instructionL3 Informatique - Universit´e de Provence ()Architecture des ordinateurs262 / 313Unit
´e de contrˆole/commande (II)L3 Informatique - Universit´e de Provence ()Architecture des ordinateurs263 / 313Unit
´e de contrˆole/commande (III)
Constitu
´e :d"un ensemble de registres
I registre d"instruction RI : permet de stocker l"instruction qui doitˆetre ex´ecut´ee
Icompteur programme PC : stocke l"adresse de la prochaine instruction `a ex´ecuter. Iregistre d"´etats (flag register) : permet de stocker des indicateurs sur l" ´etat du syst`eme apr`es l"ex´ecution d"une instruction. par exemple, F C (pour carry) : vaudra 1 si une retenue est pr´esente. FZ (pour Zero) : vaudra 1 si le r´esultat de la derni`ere op´eration r´ealis´ee est nul. FV (pour oVerflow) : vaudra 1 en cas de d´epassement de capacit´e FN (pour Negative) : vaudra 1 si le r´esultat est n´egatif. Mis `a jour par l"UAL F T (Trap flag) : mis`a 1 le processeur fonctionne en mode pas`a pas FIE (Interrupt Enable) : mis`a 1 les interruptions sont prise en compte F....L3 Informatique - Universit´e de Provence ()Architecture des ordinateurs264 / 313 Unit´e de contrˆole/commande (IV)
Constitu
´e :d"un ensemble de registres
I registre d"adresse : contient l"adresse de la donn´ee`a lire ou`a ecrire en m´emoire. Iregistres de donn´ees : contient temporairement la donn´ee lue ou`a ecrire en m´emoire. Iregistre d"index XR (utilis´e dans le mode d"adressage index´e) : l"adresse est obtenue en ajoutant son contenu `a l"adresse contenue dans l"instruction; peutˆetre incr´ementer/d´ecr´ementer
automatiquement apr `es son utilisation parcours efficace de tableaux I registre de base : contient l"adresse (le num´ero de segment)`a ajouter aux adresses (relatives) contenues dans les instructions. L3 Informatique - Universit´e de Provence ()Architecture des ordinateurs265 / 313Unit´e de contrˆole/commande (V)
Constitu
´e :un horlogequi permet la synchronisation des´el´ements et des ev`enementsun d ´ecodeurqui d´etermine les op´erations`a ex´ecuter en fonction du code de l"instruction.un s ´equenceurqui d´eclenche et coordonne les diff´erentes op´erations pour r´ealiser l"instructionL3 Informatique - Universit´e de Provence ()Architecture des ordinateurs266 / 313Cycle d"ex
´ecution d"une instructionCycle de recherche :
I On r´ecup`ere dansRIl"instruction`a ex´ecuter (celle`a l"adresse contenue dansPC)IOn incr´emente de compteur ordinalPC
Plus finement, utilisation des registres d"adresses et de donn´eesCycle d"ex
´ecution :
IOn d´ecode l"instruction
ILire les adresses et les registres n´ecessaires`a l"instructionID´eterminer que faire pour cette instruction
ILe faire (ou le faire faire) (utilisation d"une unit´e de calcul)L3 Informatique - Universit´e de Provence ()Architecture des ordinateurs267 / 313Cycle d"ex
´ecution d"une instruction : exemple
Cycle de recherche
PC8000080000add $1, $2, $3
80004::::
1 On r´ecup`ere l"instruction`a ex´ecuter
IOn metPCdansRA(le registre d"adresse)
IOn envoie un ordre de lecture`a la m´emoire
IOn place le contenue deRD(le registre de donn´ee) dansRIRIadd $1, $2, $3
2On incr
´emente le compteur ordinalPC
I SoitPCest muni d"un dispositif d"incr´ementationISoit on utilise l"ALU
PC80004
L3 Informatique - Universit´e de Provence ()Architecture des ordinateurs268 / 313Cycle d"ex
´ecution d"une instruction : exemple (II)
Cycle de recherche
3 D´ecodage de l"instruction (D´ecodeur)
I identification d"une addition entre deux registres avec placement du r´esultat dans un registre
4 Pr´eparation des donn´ees (S´equenceur)
I On place les contenus des registres $2 et $3 dans les deux registres d"entr´ee de l"ALU
5 D ´eterminer ce qu"il faut faire (S´equenceur) I Envoi du signal de l"op´eration d"addition`a l"ALU 6Le f aire( S´equenceur)
I L"ALU ajoute les deux op´erandes et place le r´esultat dans son registre de sortie Ile contenu du registre de sortie de l"ALU est transf´er´e dans le registre $1 L3 Informatique - Universit´e de Provence ()Architecture des ordinateurs269 / 313Horloge d´efinit le cycle de base : cycle machineutilis
´ee pour synchroniser chaque´etape des cycles de recherche et d"ex´ecution
L"ex ´ecution du cycle de recherche ou d"ex´ecutionprend un certain nombrede cycle de base (d´ependant de l"instruction)Cycle CPU = temps d"ex
´ecution minimal d"une instruction (recherche + ex ´ecution)L3 Informatique - Universit´e de Provence ()Architecture des ordinateurs270 / 313S´equenceur (I)
S ´equenceur = machine de Mealyrecevant des informations du d´ecodeur et des signaux d"´etats
(entr´ees)produisant des signaux de commandes contr
ˆolant les diff´erentes
unit´es
R´ealisation :s
´equenceur cˆabl´es
´equenceur micro-programm´eL3 Informatique - Universit´e de Provence ()Architecture des ordinateurs271 / 313S
´equenceur (II)S
´equenceur cˆabl´e :
I circuit s´equentiel (synchrone) r´ealis´e avec des portes logiques IUn sous-circuit pour chaque instruction, sous-circuit activ´e selon le code envoy´e par le d´ecodeur.S
´equenceur micro-programm´e :
I Une ROM contient des micro-programmes compos´es de micro-instructionsILe s´equenceur sait ex´ecuter les s´equences de micro-instructionsL3 Informatique - Universit´e de Provence ()Architecture des ordinateurs272 / 313
Chemin de donn
´ees (I)
Unchemin de donn´eesest d´efini parl"ensemble des composants requis pour l"ex´ecution d"une
instruction : PC, UAL, banc de registres, m ´emoire, ...Liens entre ces composants : flux de donn´ees, signaux de
lecture/ ´ecriture, multiplexage des unit´es partag´ees, .... Selon les instructions, les composants requis et les liens existants entre eux varient L3 Informatique - Universit´e de Provence ()Architecture des ordinateurs273 / 313Chemin de donn´ees (II)L3 Informatique - Universit´e de Provence ()Architecture des ordinateurs274 / 313Processeur : fonctionnement - microprogrammation
L3 Informatique - Universit´e de Provence ()Architecture des ordinateurs275 / 313Une architecture d"un processeur MIPS
L3 Informatique - Universit´e de Provence ()Architecture des ordinateurs276 / 313Composants du processeur MIPS (I)
M´emoire d"instructionsCompteur
programmeAdditionneurL3 Informatique - Universit´e de Provence ()Architecture des ordinateurs277 / 313Composants du processeur MIPS (II)
M´emoire
de donn´eesExtension
sign´eeL3 Informatique - Universit´e de Provence ()Architecture des ordinateurs278 / 313Composants du processeur MIPS (III)
Registres ALU
L3 Informatique - Universit´e de Provence ()Architecture des ordinateurs279 / 313Format des instructions : rappel
Format6 bits5 bits5 bits5 bits5 bits6 bits
Format RCode oprsrtrdsafunct
Format ICode oprsrtadresse sur 16 bits
Format JCode opadresse sur 26 bits
L3 Informatique - Universit´e de Provence ()Architecture des ordinateurs280 / 313 Ex´ecution de :add $1,$2, $3Codeoprsrtrdsafunct
0231032
le signalRegWr ite
contr ˆole l"´ecriture dans le banc de registresALUoperationd ´ecrit le type de calcul r´ealis´ele signalZero est´emis si le calcul vaut 0L3 Informatique - Universit´e de Provence ()Architecture des ordinateurs281 / 313Ex
´ecution de :lw $1, 100($2)Code oprsrtadresse sur 16 bits3521100
Le signal
MemRead
est activit´e."adresse 16 bits" est un d
´eplacement relatif sign´eles signauxMemWr iteet MemRead contrˆolent respectivement
l"´ecriture et la lecture dans la m´emoireL3 Informatique - Universit´e de Provence ()Architecture des ordinateurs282 / 313Ex
´ecution de :beq $1,$2, 100Code oprsrtadresse sur 16 bits421100
L3 Informatique - Universit´e de Provence ()Architecture des ordinateurs283 / 313Contrˆole de l"ALU (I)L3 Informatique - Universit´e de Provence ()Architecture des ordinateurs284 / 313
Contrˆole de l"ALU (II)Signaux de contr
ˆole (ALUoperation)Calcul r
´ealis´e000and
001or010add
110sub
111slt
ALUoperation
est calcul ´e en fonctiondu champfunct, les 6 bits de poids faible de l"instruction ex´ecut´eedu signalALUop sur 2 bits
Le signal
ALUop est ca lcul´e en fonction duCodeop, les 6 bits de poids
fort de l"instruction ex´ecut´eeL3 Informatique - Universit´e de Provence ()Architecture des ordinateurs285 / 313Contr
ˆole de l"ALU (III)CodeopALUopfunctALUoperation lw00010 sw00010 beq01110 add10100000010 sub10100010110 and10100100000 or10100101001 slt10101010111 L3 Informatique - Universit´e de Provence ()Architecture des ordinateurs286 / 313L"unit´e de contrˆoleL3 Informatique - Universit´e de Provence ()Architecture des ordinateurs287 / 313L"architecture MIPS multi-cycle
registre d"instruction RI, registre de donn´ees RDune seule ALU avec des registres d"entr
´ees A,B et un registre de
sortie ALUout L3 Informatique - Universit´e de Provence ()Architecture des ordinateurs288 / 313L"architecture MIPS multi-cycle : cycle d"ex
´ecutionEtapeType RR
´ef´erence m´emoireBranchements
ExtractionRI Mem[PC] et PC PC+4D
´ecodageA Reg[RI[25-21]]; B Reg[RI[20-16]]; ALUout PC + RI[15-0]*4Ex ´ecutionALUout A op BALUout A+RI[15-0]Memdata Mem[ALUout]Mem[ALUout] Bsi (A==B) alors PC ALUoutEcritureReg[RI[15-11]] ALUoutReg(RI[15-0]) MemdataL3 Informatique - Universit´e de Provence ()Architecture des ordinateurs289 / 313L"architecture MIPS multi-cycle : unit
´e de contrˆoleL3 Informatique - Universit´e de Provence ()Architecture des ordinateurs290 / 313L"architecture MIPS multi-cycle : signaux 1 bit