[PDF] [PDF] Logique séquentielle

[PDF] Logique séquentielle - ISET Nabeul

Cours de Système logique (2) Chapitre1 : Logique séquentielle Dans les circuits séquentiels asynchrones, les sorties changent d'états dès qu'Il

[PDF] Logique séquentielle - CPPM

P Pangaud Polytech Marseille INFO3 2018-19 Cours d'Architecture Logique séquentielle 3 Plan du cours ○ les bascules ○ les registres ○ les compteurs  

[PDF] Logique séquentielle

169 5 3 Circuits séquentiels 5 3 1 Concept d'automate fini Exemple : Diagramme d'état ou de transition Unité 6: Logique séquentielle q=0 q=1 entrée / sortie

[PDF] Cours 6 Logique séquentielle (2)

Logique séquentielle (2) ELP 304 : Electronique Numérique Un système séquentiel est synchrone (sur fronts) les changements d'état du système ( hors 

[PDF] Cours 5 Logique séquentielle (1)

Logique séquentielle (1) ELP 304 : Electronique tE tE ≠ = ? )f( E Y = Qu'est -ce qu'un opérateur séquentiel ? Modèle structurel d'un opérateur séquentiel 

[PDF] Logique séquentielle

Bascules et logique séquentielle Principe fondamental de la logique synchrone D0 C Q0 Bascule D Implantation avec registre D et logique combinatoire

[PDF] 3) Logique séquentielle

La logique séquentielle, contrairement à la logique combinatoire fait Une bascule est un circuit logique doté d'une sortie et d'une ou plusieurs entrées

[PDF] La logique séquentielle 1) Définition : 2) La logique séquentielle

On utilisera le plus souvent des fonctions de logiques séquentielles synchrone, c' est à dire que toutes les bascules reçoivent le même signal d'horloge La logique  

[PDF] logis hôtel le port et les bains

[PDF] loi accès à l'information

[PDF] loi binomial esperance

[PDF] loi binomiale calcul espérance

[PDF] loi binomiale converge loi de poisson

[PDF] loi binomiale espérance

[PDF] loi binomiale espérance démonstration

[PDF] loi binomiale esperance ecart type

[PDF] loi binomiale espérance et variance

[PDF] loi binomiale espérance formule

[PDF] loi binomiale espérance mathématique

[PDF] loi binomiale et loi de bernoulli

[PDF] loi binomiale et loi de poisson

[PDF] loi binomiale et loi de poisson exercices corrigés

[PDF] Loi binomiale exemple

1©Pierre Marchand, 2001166

Objectifs :

À la fin ce cette unité, vous comprendrez le fonctionnement des circuits séquentiels (à mémoire) utilisés dans les ordinateurs. Pour y arriver, vous devrez avoir atteint les objectifs suivants : -décrire le fonctionnement d'un automate fini; -distinguer un circuit asynchrone d'un circuit synchrone; -synthétiser un circuit séquentiel synchrone simple;

-analyser un circuit séquentiel synchrone simple.Unité 6: Logique séquentielle©Pierre Marchand, 20011675.3 Circuits séquentiels

Dans les circuits combinatoires, les signaux de sortie ne dépendent que des signaux d 'entrée présents au même instant. Dans les circuits séquentiels, il y a de la rétroaction : les signaux de sortie ne dépendant pas uniquement des entrées, mais aussi de leur séquence. Le circuit se rappelle des entrées et des états antérieurs : il a une mémoire du passé. L'étude des circuits combinatoires repose sur l'algèbre de Boole. Celle des circuits séquentiels repose sur la théorie des automates finis.Unité 6: Logique séquentielle

2©Pierre Marchand, 2001168

5.3 Circuits séquentiels

5.3.1 Concept d'automate fini

Un automate fini possède un nombre fini d'éléments et de mémoires.

Un automate fini ne peut prendre que 2

n états appelés états internes, où n est le nombre de bits de mémoire.

On peut caractériser un automate par :

•Sa fonction de transfert •Sa table de transition

•Son diagramme d'états ou de transitionUnité 6: Logique séquentielle©Pierre Marchand, 20011695.3 Circuits séquentiels

5.3.1 Concept d'automate fini

Exemple :

Diagramme d'état ou de transitionUnité 6: Logique séquentielleq=0q=1entrée / sortie1/0 0/1

0/01/1

Fonction de transfert :

q(t+1) = e(t) s(t) = q(t)étatétatTable de transition q(t)e(t)01 001 101
q(t)e(t)01 000

111q(t+1)

s(t)

3©Pierre Marchand, 2001170

5.3 Circuits séquentiels

5.3.1 Concept d'automate fini

Automate de Moore

q(t+1) = f [e(t), q(t)] s(t) = g [q(t)]Unité 6: Logique séquentielleLogique combinatoiree(t)s(t)Logique

combinatoireÉtat q(t)Les états futurs dépendent des entrées présentes e(t) et des états

internes présents q(t).

Les sorties ne dépendent que des états internes présents q(t).©Pierre Marchand, 20011715.3 Circuits séquentiels

5.3.1 Concept d'automate fini

Automate de Mealy

q(t+1) = f [e(t), q(t)] s(t) = g [e(t), q(t)]Unité 6: Logique séquentielleLogique

combinatoiree(t)s(t)État q(t)Les sorties s(t) dépendent des états internes présents q(t) et des

entrées présentes e(t).q(t)

4©Pierre Marchand, 2001172

5.3 Circuits séquentiels

5.3.2 Circuits asynchrones et synchrones

Dans les circuits asynchrones, la sortie est modifiée dès qu'il y a un changement de l'état des entrées. Dans les circuits synchrones, la sortie ne change qu'après un signal d'horloge. Les circuits synchrones sont plus simples à synthétiser et

à analyser.

5.3.3 Bistables

L'élément de base de tout circuit séquentiel est le bistable (bascule, flip-flop), qui est un circuit, lui-même asynchrone, qui servira

d'élément de mémoire pour les circuits synchrones ou asynchrones.Unité 6: Logique séquentielle©Pierre Marchand, 20011735.3 Circuits séquentiels

5.3.3Bistables

Bistable RSUnité 6: Logique séquentielle

S R Q1Q 2

On observe que si S = 0 et R = 0, le

circuit est dans l'un de deux états stables : Q1 = 0 et Q2 = 1 ou Q1 = 1 et Q

2 = 0.

0 0 01 0 0 10 1 0 01

5©Pierre Marchand, 2001174

5.3 Circuits séquentiels

5.3.3Bistables

Bistable RSUnité 6: Logique séquentielle

Si S = 1 et R = 0, alors Q1= 1 et Q2 = 0.

C'est la transition "SET».

Si S = 0 et R = 1, alors Q1 = 0 et Q2 = 1.

C 'est la transition "RESET».

1 0 10 0 1 01 0 1 10 S R Q1Q

2©Pierre Marchand, 20011755.3 Circuits séquentiels

5.3.3Bistables

Bistable RSUnité 6: Logique séquentielle

S R Q1Q 2

Si S = 1 et R = 1, alors Q1= 0 et Q2 = 0.

Mais cette combinaison n'est pas désira-

ble, car si on remet nos entrées simul- tanément à 0, on ne peut pas prévoir l'état final du circuit.

On remarque que dans les trois autres

cas, Q2 = Q1. 1 1 00 0 0

6©Pierre Marchand, 20011765.3 Circuits séquentiels

5.3.3Bistables

Bistable RS

On résume ce comportement dans le tableau suivant :Unité 6: Logique séquentielle Q n+1 = Sn + Rn.Qn11S nRn 00 1010
0101

1100 Q1n Q1n

Q1n+1 Q2n+1Ou encore :

S R QQset resetstable interdit©Pierre Marchand, 20011775.3 Circuits séquentiels

5.3.3Bistables

Bistable RS avec horlogeUnité 6: Logique séquentielle S R QQ C Q n+1 = Sn + Rn.Qn ou Q n+1 = Cn.Qn + Cn(Sn+Rn.Qn)SQ C RQ

7©Pierre Marchand, 2001178

5.3 Circuits séquentiels

5.3.3Bistables

Bistable D avec horlogeUnité 6: Logique séquentielle D Q Q C L'inverseur élimine complètement la possibilité d'avoir la com- binaison 1-1 à l'entrée des NOR.Q n+1 = Dn ou Q n+1 = DnC + QnCCDnQn+1 00Qn 01Qn 100
111DQ
CQ©Pierre Marchand, 20011795.3 Circuits séquentiels

5.3.3Bistables

Bistable T asynchrone

Bistable T synchroneUnité 6: Logique séquentielleDQ CQTQ n+1 = TnQn + TnQnT

Qou SQ

C RQT SQ C RQT Q n+1 = CnQn + Cn(TnQn + TnQn)C QTC

8©Pierre Marchand, 2001180

5.3 Circuits séquentiels

5.3.3Bistables

Application : registre D de 4 bitsUnité 6: Logique séquentielleDQ CQD 3D 3DQ CQD 2D 2DQ CQD 1D 1DQ CQD 0D

0écriture

lecture©Pierre Marchand, 20011815.3 Circuits séquentiels

5.3.3Bistables

Application : décaleur à droiteUnité 6: Logique séquentielleD 3Q CQD 2Q CQD 1Q CQD 0Q

CQhorloge0Q

3Q2 Q n+1 = Dn = 0 Q n+1 = Dn = Qn Q n+1 = Dn = Qn , etc.22333Q 1Q0quotesdbs_dbs11.pdfusesText_17