Architecture des ordinateurs PDF Interrupt Flag (IF). 1 si

Architecture des ordinateurs

15 juil. 2002 127 : 57 = 1 reste 4. 17 : 57 = 0 reste 1. Le codage de 127 est donc 145. Page 15. 2.2. REPRÉSENTATION DES ENTIERS. 15. – Exemple plus compliqué ...

Architecture des ordinateurs : Codage binaire et hexadécimal

Architecture des ordinateurs - Licence Informatique - Université de

Page 1. Architecture des ordinateurs ? Z (pour Zero) : vaudra 1 si le résultat de la derni`ere opération réalisée est nul.

Architecture des ordinateurs

Interrupt Flag (IF). 1 si les interruptions sont autorisées `a 0 sinon. Archi. 8/21. Page 9. Couche ISA. Format

ARCHITECTURE DES ORDINATEURS

entrée (0)). Page 19. Michel Crucianu. Architecture des ordinataurs. 19. 3.1. Bascules.

Architecture des ordinateurs

asm. Démo : python assemble.py. Architecture. Jérémy Fix. Page 50. Petite synth`ese. Procédure pile et pointeur de pile. La couche d'assemblage. Langages de

Architecture des ordinateurs

Architecture des ordinateurs. Notation signe-grandeur. L2 Info – Université de Cergy-Pontoise. ?Sur 4 bits : Problèmes : 2 représentations du zéro.

Architecture des ordinateurs - Licence Informatique - Université de

Le type de jeu d'instructions d'un processeur détermine son architecture. Deux types d'architectures. RISC (Reduced Instruction Set Computer). PowerPC MIPS

Architecture des Ordinateurs Introduction À propos du cours

Il faut convertir chaque chiffre hexadécimal à son équivalent binaire (4 bits). ex : 0000 ? 0 0101 ? 5 1010 ? A. Page 9. D.

ARCHITECTURE DES ORDINATEURS Corrigé Examen Décembre

Q1) En partant à chaque fois du contenu de la table 1 donner le contenu des registres et des cases mémoire modifié après exécution des instructions ARM ou

Anciens PDF des cours - OpenClassrooms

Dans cette architecture l’ordinateur est compos e du pro-cesseur de la m emoire principale des p eriph eriques d’entr ees/sorties et du bus qui permet leur communication Dans l’architecture de Von Neumann : La m emoire principale contient les donn ees et les programmes Le processeur y acc ede directement pour l’ex ecution de tous les

Université de Bordeaux

Architecture des ordinateurs (4TIN408U) F Pellegrini Université de Bordeaux Ce document est copiable et distribuable librement et gratuitement à la condition expresse que son contenu ne soit modifié en aucune façon et en particulier que le nom de son auteur et de son institution d'origine continuent à y figurer de même que le présent

Architecture des Ordinateurs - fmiuniv-tiaretdz

L’architecture dite architecture de von Neumann est un modèle pour un ordinateur qui utilise une structure de stockage unique pour conserver à la fois les instructions et les données demandées ou produites par le calcul

Chapitre 1 : Architecture des ordinateurs

propos e par John Von Neumann : l’architecture de Von Neumann : Tous les ordinateurs sont con?cus sur la m^eme architecture dite architecture de Von Neumann qui a et e propos ee par le math ematicien John Von Neumann en 1948 Lyc ee F enelon Chapitre 1 : Architecture des ordinateurs

Quelle est la mise en page du site du zéro ?

Avant de devenir OpenClassrooms, le Site du Zéro mettait à disposition une version PDF des cours du site. La mise en page était basique et sommaire, basée sur une conversion HTML vers PDF. Conscients que les anciens PDF peuvent toujours servir, nous les mettons ici à votre disposition.

Quels sont les cours à télécharger gratuitement sur architecture des ordinateurs ?

Support de cours à télécharger gratuitement sur Architecture des ordinateurs de categorie Architecture ordinateurs. Le site a également des cours en mathématique de base, codage numérique, les bascules, microprocesseurs, langage machine, assembleur et beaucoup d'autres tutoriels. Vous devriez venir voir nos documents de Architecture ordinateurs.

Quelle est l'architecture d'un PC ?

Nous nous appuierons sur létude détaillée de l'architecture du PC, dont nous étudierons le processeur et son langage machine, les fonctions de base de son système d'exploitation (BIOS), et ses mécanismes de communication avec l'extérieur (entrée/sorties).

Couche ISA

Architecture des ordinateurs

Cours 5

19 novembre 2012

Archi1/21

Couche ISA

La couche ISA

(Instruction Set Architecture)

Archi2/21

Couche ISA

Rappel : architecture en couches

5. Langages haut niveau

Compilation

4. Langage d'assemblage

Assembleur

3. Systeme d'exploitation

Appels systeme

2. Jeu d'instructions propre a chaque machine (ISA)

Microprogrammes : micro-instructions binaires

1. Micro-architecture (UAL, operations, registres, ...)

Assemblage physique des portes logiques

0. Circuits logiques

Archi3/21

Couche ISA

RISC vs. CISC

2 grandes categories de processeurs, qui se distinguent par la

conception de leurs jeux d'instructions :CISC (Complex Instruction Set Computer) jeu etendu d'i nstructions complexes

1 instruction

p euteectuer plusieurs op erations elementaires (ex : charger une valeur en memoire, faire une operation

arithmetique et ranger le resultat en memoire)instructionspro chesdes constructions t ypiquesdes langages

de haut niveauExemples : Motorola 68000, x86 Intel, AMD...

RISC (Reduced Instruction Set Computer)

jeu d'instructions r eduit

1 instruction

eectue une seule op eration elementaire (micro-instruction)plusuniforme (m ^emetaille, s'ex ecuteen un cycle d'horloge) Exemples : Motorola 6800, PowerPC, UltraSPARC (Sun), ...

Archi4/21

Couche ISA

Architecture IA-32 et Assembleur

Intel Architecture 32 bits

: arc hitecturedes P entium.

Aussi appelee

x86 (arc hitecturede l'ensem bledes pro cesseurs

Intel a partir du 8086).

Assembleur

= programme con vertissantles instructions du langage d'assemblage en micro-instructions

Remarque :

compilateur = programme similaire p ourles langages de haut niveau (C, Ja va,...). Chaque type de processeur a son propre langage machine)il a egalement son propre assembleur.

En TP : NASM (Netwide Assembler)

Archi5/21

Couche ISA

Registres generaux (32 bits)

EAX : registre accumulateur (accumulator reg.)

pour les operations arithmetiques et le stockage de la valeur

de retour des appels systemes.ECX : registre compteur (counter reg.)EBX : registre de base (base reg.)EDX : registre de donnees (data reg.)

pour les operations arithmetiques et les operations d'E/S.AX : 16 bits de poids faible de EAX (idem BX, CX, DX)

AL : octet de poids faible de AX (idem BL, CL, DL) AH : octet de poids fort de AX (idem BH, CH ,DH)AHALAXEAXArchi6/21

Couche ISA

Registres specialises (32 bits)

BRegistres d'adressesESI : pointeur source (Extended Source Index)EDI : pointeur destination (Extended Destination Index)EBP : pointeur de base (Extended Base Pointer)ESP : pointeur de pile (Extended Stack Pointeur)

BAutres registresEIP : pointeur d'instruction

EFLAGS : registre d'etats (drapeaux)

CS, SS, DS, ES, FS, GS : registres de segment (16 bits) : adresses et donnees de programme

Archi7/21

Couche ISA

Drapeaux

Zero Flag (ZF)

1 si les deux operandes utilises sont egaux, 0 sinon.Over

ow Flag (OF)

1 si le dernier resultat a provoque un over

ow, 0 sinon.Carry Flag (CF)

1 si la derniere operation a generee une retenue (mode

positif), 0 sinon.Sign Flag (SF)

1 si la derniere operation a generee un resultat negatif,

0 s'il est positif ou nul.Parity Flag (PF)

1 si la derniere operation a generee un resultat impair,

0 s'il est pair (nombre de bits a 1).Interrupt Flag (IF)

1 si les interruptions sont autorisees, a 0 sinon.

Archi8/21

Couche ISA

Format d'instruction et d'operandes

INSTRUCTION = OP

ERATION suivi d'OPERANDES (de 0 a 3)

Bune operandes est :soit unedonn eebrute :

adressage immediat: valeur binaire, decimale ou hexadecimale

Exemples :mov eax, 16(decimal)

mov eax, 0b

11(binaire)

mov eax, 0x ff(hexadecimal)adressage implicite: pas specie explicitement, par exemple l'incrementation (le 1 est implicite)soit uneadresse : a vecdi erentsmodes d'adressage. !les types d'operandes autorises dependent de l'operation eectuee. Notation : A : adresse A6=[A] : donnee a l'adresse AArchi9/21

Couche ISA

Mode d'adressage

Les operandes peuvent avoir les types suivants :

adressage direct: l'operande est uneadresse (32 bits) en memoire. designe toujours le m^eme emplacement, mais la valeur correspondante peut changer (ex : variable globale) Exemple :mov eax, [0x0000f13a]adressage par registre: l'operande est unregistre . mode le plus courant (+ ecace) Exemple :mov eax, ebxadressage indirect par registre: l'operande uneadresse memoire contenue dans u nregistre (qui sert de p ointeur)

Exemples :mov eax, [esp](eax sommetde la pile)

!!mov eax, esp(eax adressedu sommet)adressage indexe: l'operande uneadresse m emoirecon tenue dans un registre asso ciee aun d ecalage

Exemple :mov eax, [esp+4]Archi10/21

Couche ISA

Instructions x86

Grandes categories d'operations :

Operations de

tran sfert entre la memoire et les registres; operations sur la pile.Operationsarithm etiques

Operations

logiques

Operations de

d ecalage et rotation multiplications et divisions rapidesOperations debr anchement sauts, boucles, app elsd efonctions Operations sur les cha^nes de caracteres

Archi11/21

Couche ISA

Instructions de transfert

BCopie de donnees entre memoire et registres :movLe 1er argument est toujours ladestinationet le 2nd lasource

Restriction sur le type d'operandes :

mov registre, memoire mov memoire, registre mov registre, registre(registres de m^eme taille!) mov type memoire, immediate(type=byte, word, dword) mov registre, immediatemovmemoire,memoireimpossible!! BInstruction speciale pour echanger les contenus de 2 registres ou d'un registre et d'une case memoire :xchgExemples :xchg eax, ebx xchg eax, [0xbgfffeedc]

Archi12/21

Couche ISA

Instructions de transfert (suite)

BOperations de pile :pushetpopadressage immediat ou par registre

Exemples :push eax

pop ebxpush word 42 pop word [adr] !! la pile est a l'envers siespest l'adresse du sommet de la pile, alors l'elementen dessousest[esp+4]Resume

InstructionDescription

movdst srcdeplacesrcdansdstxchgds1ds2echangeds1 etds2pushsrcplacesrcau sommet de la pilepopdstsupprime le sommet de la pile et le place dansdstArchi13/21

Couche ISA

Instructions arithmetiques

BAddition entiere (en cplt a 2) :add2 operandes : destination et source : valeurs, registres ou memoire (au moins 1 reg.) positionne les FLAGS : Carry (CF) et Ov er ow(OF) Exemples :add ah, bladdax,bloperandes imcompatibles! BAddition avec retenue :adcadditionne les 2 operandes et lareten uep ositionneed ansCF

Exemple :adc eax, ebx(eax eax+ebx+CF)

BMultiplication entiere positive :mul1 seule operande: m ultiplicationpar eax le resultat est stocke dans deux registres :edxpour les bits de poids fort eteaxpour les bits de poids faible

Exemple :mul ebx(edx|eax eaxebx)Archi14/21

Couche ISA

Instructions arithmetiques (suite)

BMultiplication entiere en cplt a 2 :imulm^emes caracteristiques quemulavec des entiers relatifsResume

adddst srcajoutesrcadstadcdst srcajoutesrcadstavec retenuesubdst srcsoustraitsrcadstsbbdst srcsoustraitsrcadstavec retenuemulsrcmultiplieeaxparsrc(resultat dansedxjeax)imulsrcmultiplieeaxparsrc(cplt a 2)divsrcdiviseedxjeaxparsrc(eax=quotient,edx=reste)idivsrcdiviseedxjeaxparsrc(cplt a 2)incdst1 +dstdecdstdst1negdstdstArchi15/21

Couche ISA

Instructions logiques

Les operations logiques sont des operations bit a bit. BEt logique :and2 operandes : destination et source

Exemple :

Utilisation d'un masque p ourl'extraction des 4 bits de poids faible deax:and ax, 0b00001111

Resumenotdstplace (notdst) dansdstanddst srcplace (srcANDdst) dansdstordst srcplace (srcORdst) dansdstxordst srcplace (srcXORdst) dansdstArchi16/21

Couche ISA

Instructions de decalage/rotation

2 operandes : un registre suivi d'un nombre de decalagesnb.

BDecalage logique a gauche :shlInsertion denb0 au niveau du bit de poids faible.

Permet d'eectuer ecacement la

m ultiplicationp ar2 nb.

Exemple :shl al, 4(ex : 01100111!01110000)

BDecalage arithmetique a droite :sarInsertion denbcopies du bit de poids fort a gauche.

Permet la

division rapide d'un en tierrelatif par 2 nb.

Exemple :sar al, 4(ex :1 0011110!11111001)

BRotation a gauche :rolrotation denbbits vers la gauche : les bits sortants a gauche sont immediatement reinjectes a droite. exemple :rol al, 3(ex :100 11111!11111100)Archi17/21

Couche ISA

quotesdbs_dbs23.pdfusesText_29

[PDF] Architecture des ordinateurs Interrupt Flag (IF). 1 si

Quelle est la mise en page du site du zéro ?

Quels sont les cours à télécharger gratuitement sur architecture des ordinateurs ?

Quelle est l'architecture d'un PC ?

Couche ISA

Architecture des ordinateurs

Cours 5

19 novembre 2012

Archi1/21

Couche ISA

La couche ISA

Archi2/21

Couche ISA

Rappel : architecture en couches

5. Langages haut niveau

Compilation

4. Langage d'assemblage

Assembleur

3. Systeme d'exploitation

Appels systeme

2. Jeu d'instructions propre a chaque machine (ISA)

Microprogrammes : micro-instructions binaires

1. Micro-architecture (UAL, operations, registres, ...)

Assemblage physique des portes logiques

0. Circuits logiques

Archi3/21

Couche ISA

RISC vs. CISC

2 grandes categories de processeurs, qui se distinguent par la

1 instruction

RISC (Reduced Instruction Set Computer)

1 instruction

Archi4/21

Couche ISA

Architecture IA-32 et Assembleur

Intel Architecture 32 bits

Aussi appelee

Intel a partir du 8086).

Assembleur

Remarque :

En TP : NASM (Netwide Assembler)

Archi5/21

Couche ISA

Registres generaux (32 bits)

EAX : registre accumulateur (accumulator reg.)

Couche ISA

Registres specialises (32 bits)

BAutres registresEIP : pointeur d'instruction

EFLAGS : registre d'etats (drapeaux)

Archi7/21

Couche ISA

Drapeaux

Zero Flag (ZF)

1 si les deux operandes utilises sont egaux, 0 sinon.Over

1 si le dernier resultat a provoque un over

1 si la derniere operation a generee une retenue (mode

1 si la derniere operation a generee un resultat negatif,

0 s'il est positif ou nul.Parity Flag (PF)

1 si la derniere operation a generee un resultat impair,

0 s'il est pair (nombre de bits a 1).Interrupt Flag (IF)

1 si les interruptions sont autorisees, a 0 sinon.

Archi8/21

Couche ISA

Format d'instruction et d'operandes

INSTRUCTION = OP

ERATION suivi d'OPERANDES (de 0 a 3)

Bune operandes est :soit unedonn eebrute :

Exemples :mov eax, 16(decimal)

11(binaire)

Couche ISA

Mode d'adressage

Les operandes peuvent avoir les types suivants :

Exemples :mov eax, [esp](eax sommetde la pile)

Exemple :mov eax, [esp+4]Archi10/21

Couche ISA

Instructions x86

Grandes categories d'operations :

Operations de

Operations

Operations de